[发明专利]一种实现数字信号处理器异步串行通讯的装置无效
| 申请号： | 200610017159.X | 申请日： | 2006-09-07 |
| 公开（公告）号： | CN101140551A | 公开（公告）日： | 2008-03-12 |
| 发明（设计）人： | 王永成 | 申请（专利权）人： | 中国科学院长春光学精密机械与物理研究所 |
| 主分类号： | G06F13/38 | 分类号： | G06F13/38 |
| 代理公司： | 长春菁华专利商标代理事务所 | 代理人： | 南小平 |
| 地址： | 130031吉*** | 国省代码： | 吉林;22 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明属于串行通讯技术领域，涉及一种实现数字信号处理器异步串行通讯的装置，利用VHDL语言编程将UART发送器和UART接收器固化到可编程逻辑器件中，由时钟信号源提供时钟信号；数字信号处理器通过UART发送器和UART接收器实现与外围通用异步串行设备之间的通信。本发明基于可编程逻辑器件利用VHDL语言编程，可以对UART的波特率灵活设置，外围只需要给CPLD/FPGA提供一个时钟信号；数字信号处理器与UART发送器和UART接收器之间的通讯采用中断方式，提高了数字信号处理器的工作效率，简化了电路连接方式，节省了硬件和软件资源，降低了开发成本。 | ||
| 搜索关键词： | 一种 实现 数字信号 处理器 异步 串行 通讯 装置 | ||
【主权项】：
1.一种实现数字信号处理器异步串行通讯的装置，其特征在于包括时钟信号源(2)，可编程逻辑器件(3)；UART发送器(5)和UART接收器(6)固化到可编程逻辑器件(3)中，UART发送器(5)和UART接收器(6)的输入和输出端被配置到可编程逻辑器件(3)的I/O口上，时钟信号源(2)与可编程逻辑器件(3)的I/O口连接，由时钟信号源(2)为UART发送器(5)和UART接收器(6)提供时钟信号；UART发送器(5)与数字信号处理器(1)连接，实现从数字信号处理器(5)的并行数据到外围通用异步串行设备(4)的串行数据之间的转换，UART发送器(5)的串行发送端与外围通用异步串行设备(4)的串行接收端连接，实现数字信号处理器(1)向外围通用异步串行设备(4)发送数据；UART接收器(6)与数字信号处理器(1)连接，实现从外围通用异步串行设备(4)的串行数据到数字信号处理器(5)的并行数据之间的转换，UART接收器(6)的串行接收端与外围通用异步串行设备(4)的串行发送端连接，实现数字信号处理器(1)接收外围通用异步串行设备(4)发来的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院长春光学精密机械与物理研究所，未经中国科学院长春光学精密机械与物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610017159.X/，转载请声明来源钻瓜专利网。
