[发明专利]多时钟系统的平面布图规划方法

摘要

本发明属集成电路计算机辅助设计技术领域，具体为一种多时钟系统的平面布图规划方法。本发明给出了允许的多时钟平面布局定义以及相应的定理和证明，并基于序列对的表示法和模拟退火算法提出了多时钟平面布图规划方法。本方法在不增加时间复杂度的前提下，根据多时钟系统的特点大大减小了解空间。实验结果表明，本发明对多时钟域平面布局有良好效果，可广泛应用于集成电路计算机辅助设计中。

主权项

1、一种多时钟的平面布图规划方法，其布图规划问题描述如下：给定一组由N个模块组成的集合B＝{b1，b2，...，bN}，对bi∈B(i＝0，1，...，N)，有一组参数{hi，wi，ai}与其相对应，分别代表该模块的高度、宽度和面积，其中ai固定不变，τi＝wi/hi可以在一定范围内变化，布图规划的目标是在使这些模块不相互重叠的前提下，使外包所有模块的最小矩形的面积最小，同时使模块间连线的总长度最短；其中采用序列对表示法表示规划系统的布局：由所有模块的名字组成序列X、Y；其特征在于：对于多时钟域的平面布局，不同时钟域的模块之间位置关系如下：对于任意两个时钟域$D_{{\mathrm{clcok}}_i}=\{b_{i1},b_{i2},...,b_{\mathrm{im}}\},D_{{\mathrm{clock}}_j}=\{b_{j0},B_{j1},...B_{\mathrm{jn}}\},$ m、n分别为第i、j个时钟域的模块个数，有：$D_{{\mathrm{clock}}_i}\cap D_{{\mathrm{clock}}_j}=\phi$ $|D_{{\mathrm{clock}}_i}\cup D_{{\mathrm{clock}}_j}|=m+n$ 假定相应的序列对为$(X,Y)=(...b_{{\mathrm{ii}}_1}...b_{{\mathrm{ii}}_2}......b_{{\mathrm{ii}}_m}...,...b_{j{j}_1}...b_{{\mathrm{jj}}_2}......b_{{\mathrm{jj}}_n}...),$ 仅包含Dclocki∪Dclockj的子序列对为：$(X^{\prime },Y^{\prime })=(b_{{0i}_1}{b}_{{0i}_2}...b_{{0i}_m}{b}_{{1j}_1}{b}_{{1j}_2}...b_{{1j}_n})$ 定义b(i)∈(X′，Y′)在X′和Y′中的位置分别为：pX′(b(i))和pY′(b(i))；根据上面的定义，再定义如下两种不允许的情形：情形1：$\exists b_{\mathrm{ik}},b_{\mathrm{il}}\in D_{{\mathrm{clock}}_i}(0<k,l\le |D_{{\mathrm{clock}}_i}\left|\right),$ pX′(bik)≤pX′(bil)且pY′(biK)≤pY′(bil)，如果$\exists b_{\mathrm{jm}}\in D_{{\mathrm{clock}}_j}0<m\le \left|D_{{\mathrm{clock}}_j}\right|$ 使$\left\{\begin{array}{c}{p}_{X^{\prime }}\left(b_{\mathrm{ik}}\right)<p_{X^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{X^{\prime }}\left(b_{\mathrm{il}}\right)>p_{X^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{Y^{\prime }}\left(b_{\mathrm{ik}}\right)<p_{Y^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{Y^{\prime }}\left(b_{\mathrm{il}}\right)>p_{Y^{\prime }}\left(b_{\mathrm{jm}}\right)\end{array}\right.$ 成立；情形2：$\exists b_{\mathrm{ik}},b_{\mathrm{il}}\in D_{{\mathrm{clock}}_i}(0<k,l\le |D_{{\mathrm{clock}}_i}\left|\right),$ pX′(bik)≤pX′(bil)且pY′(bik)≥pY′(bil)如果$\exists b_{\mathrm{jm}}\in D_{{\mathrm{clock}}_j}0<m\le \left|D_{{\mathrm{clock}}_j}\right|,$ 使$\left\{\begin{array}{c}{p}_{X^{\prime }}\left(b_{\mathrm{ik}}\right)<p_{X^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{X^{\prime }}\left(b_{\mathrm{il}}\right)>p_{X^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{Y^{\prime }}\left(b_{\mathrm{ik}}\right)>p_{Y^{\prime }}\left(b_{\mathrm{jm}}\right)\\ p_{Y^{\prime }}\left(b_{\mathrm{il}}\right)<p_{Y^{\prime }}\left(b_{\mathrm{jm}}\right)\end{array}\right.$ 成立；定义1：一个平面布局是允许的当且仅当其相对应的序列对不存在情形1和情形2；引入水平时钟域约束图和垂直时钟域约束图：定义2：水平时钟域约束图如果时钟域clockj的任一个模块在时钟域clockk的任一个模块的左边，则在水平约束图中存在一条从node(j)到node(k)的有向边；定义3：垂直时钟域约束图如果时钟域clockk的任一个模块在时钟域clockj的任一个模块的上边，则在垂直时钟域约束图中存在一条从node(j)到node(k)的有向边；定理1：一个多时钟系统的平面布局是允许的当且仅当其水平时钟域的约束图和垂直时钟域的约束图不存在环；于是，本发明的解决方法归结为：将不允许的平面布局转化为允许的平面布局，具体步骤为：(1)如果约束图中的节点数不为零，计算水平约束图和垂直约束图中所有节点的入度和出度，否则结束；(2)根据计算的结果求得最小入度和最小出度的节点；(3)如果最小入度min(Din)＝0或最小出度min(Dout)＝0，则在约束图中去除相应的节点，转到第1步。否则进入第4步；(4)求得max(Din+Dout)＝0所对应的节点，将此节点所对应时钟域的所有模块均移到每个序列的最后，同时保持该时钟域内部各模块的相对位置不变，然后转到第1步；上述符号的含义如下：N：模块总数，Ni：第i个时钟域的模块数，K：时钟域的个数，hi：模块i的垂直方向的长度，wi：模块i水平方向的长度，ai：模块i的面积，b(i)：第i个模块，C(b(i))：模块b(i)的时钟域，τi：τi＝wi/hi，bij：第i个时钟域的第j个模块，clocki：第i个时钟域，node(i)：约束图中的第i个时钟域，V：约束图中节点的集合，X：序列对表示法中的第一个序列，Y：序列对表示法中的第二个序列。