[发明专利]并行交换开关设计方法

摘要

本发明公开了一种能够维持负载均衡、保证信元顺序、简单高效的并行交换开关设计方法。技术方案是并行交换开关由N个输入控制器、m个低速输入缓存Crossbar交换开关和N个输出控制器组成。每个输入控制器包含N个虚拟输出队列VOQ和一个负载分配器。VOQ是信元缓存器，保存输入信元；负载分配器维持负载均衡，确定每个时间槽向Crossbar交换开关发送的信元，它由信元分配请求产生器、Crossbar状态监视器、输入轮询指针产生器和信元分配仲裁逻辑组成。每个输出控制器包括mN个虚拟输入队列VIQ和一个信元整合器，VIQ是信元缓存器，到达输出控制器的信元首先在VIQ队列排队；信元整合器进行信元重组，且在不同流之间提供公平服务，它由信元重组请求产生器、输出轮询指针产生器和信元重组仲裁逻辑组成。

主权项

1.一种并行交换开关设计方法，采用该方法设计的并行交换开关由N个输入控制器、m个低速交换开关和N个输出控制器组成，输入控制器将输入信元分配到低速交换开关，实现负载均衡，低速交换开关并行工作，独立处理分配的数据，输出控制器完成信元重组，将重组后的信元输出到外部线路；其特征在于若设计端口速率为R的并行交换开关PSC，低速交换开关采用m个加速比为1的低速输入缓存Crossbar交换开关；每个输入控制器包含N个虚拟输出队列VOQ和一个负载分配器，VOQ队列是信元缓存器，用于保存输入信元，输入控制器i接收目的端口为j的信元后，将它加入VOQ(i，j)队列尾，0≤i，j≤N-1；负载分配器确定每个时间槽向Crossbar交换开关发送的信元，它由信元分配请求产生器、Crossbar状态监视器、输入轮询指针产生器和信元分配仲裁逻辑组成；每个输出控制器包括(m·N)个虚拟输入队列VIQ和一个信元整合器，VIQ队列是信元缓存器，到达输出控制器的信元首先在VIQ队列排队，如果信元的输入端口为i，输出端口为j，经过第l个Crossbar交换开关到达输出端口，它将进入VIQ(i，j，l) 队列，0≤i，j≤N-1，0≤l≤m-1，m个连续队列VIW(i，j，0)，VIQ(i，j，1)，…，VIQ(i，j，m-1)队列保存所有属于流(i，j)的信元，称为VIQ流组，记作VIQ(i，j)，如果VIQ流组非空，那么队列头信元组成一个完整块，否则为非完整块；信元整合器对信元进行重组，恢复信元原有顺序，它由信元重组请求产生器、输出轮询指针产生器和信元重组仲裁逻辑组成。