[发明专利]HDD与SDRAM数据传输控制器及数据传输方法无效
申请号: | 200610037514.X | 申请日: | 2006-09-01 |
公开(公告)号: | CN101021824A | 公开(公告)日: | 2007-08-22 |
发明(设计)人: | 李永斌;谢成兴 | 申请(专利权)人: | 炬力集成电路设计有限公司 |
主分类号: | G06F13/40 | 分类号: | G06F13/40 |
代理公司: | 珠海智专专利商标代理有限公司 | 代理人: | 张中 |
地址: | 519085广东省珠海市*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种HDD与SDRAM数据传输控制器及数据传输方法,所述数据传输控制器包括芯片引脚复用控制器、ATA控制器、SDRAM控制器以及桥控制器,桥控制器中包括数据缓冲器和桥控制器状态机,所述HDD与SDRAM数据传输方法是通过桥控制器中的桥控制器状态机控制芯片引脚复用控制器,实现了HDD和SDRAM之间数据直接传输。本发明所涉及的HDD与SDRAM数据传输控制器及数据传输方法提高了数据传输效率,同时减少了HDD与SDRAM数据传输控制器的外部引脚数,有效的缩小了芯片的面积,另外,在数据传输的过程中,基本不需要软件的参与,节省了软件和硬件系统资源。 | ||
搜索关键词: | hdd sdram 数据传输 控制器 方法 | ||
【主权项】:
1、HDD与SDRAM数据传输控制器,包括:ATA控制器;SDRAM控制器;其特征在于:芯片引脚复用控制器,其通过接口总线连接上述HDD和SDRAM,通过HDD接口总线与ATA控制器相连接,通过SDRAM接口总线与SDRAM控制器相连接;桥控制器,此桥控制器包括:数据缓冲器,其通过数据总线分别与ATA控制器和SDRAM控制器相连接;桥控制器状态机,其通过状态信号线和控制信号线分别与ATA控制器SDRAM控制器相连接;桥控制器状态机通过读写控制线与数据缓冲器相连接并控制数据缓冲器的读写。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于炬力集成电路设计有限公司,未经炬力集成电路设计有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610037514.X/,转载请声明来源钻瓜专利网。
- 上一篇:印刷线路板数控钻床的工件夹持装置
- 下一篇:管道连接球法兰