[发明专利]按连接顺序进行从模块选择的选择电路及其控制方式无效
| 申请号： | 200610037781.7 | 申请日： | 2006-01-13 |
| 公开（公告）号： | CN1801129A | 公开（公告）日： | 2006-07-12 |
| 发明（设计）人： | 夏振宇 | 申请（专利权）人： | 夏振宇 |
| 主分类号： | G06F13/40 | 分类号： | G06F13/40 |
| 代理公司： | 安徽省合肥新安专利代理有限责任公司 | 代理人： | 何梅生 |
| 地址： | 241000安徽*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 按连接顺序进行从模块选择的选择电路及其控制方式，其特征是单个从模块的选择电路为一个D触发器，各个从模块的D触发器相互之间串行连接，构成移位寄存器，主模块唯一一个有效选择信号按串行连接的顺序传递到所选择的从模块中，主模块时钟信号并联接入各从模块的时钟信号端，主模块清零信号并联接入各从模块的清零端。本发明选择电路可以实现按连接顺序对串行连接的模块进行选择，无需设置地址。使用时，只需将从模块逐个串行连接，最后再接到主模块，按连接顺序对串行连接的模块进行选择使用。 | ||
| 搜索关键词： | 连接 顺序 进行 模块 选择 电路 及其 控制 方式 | ||
【主权项】：
1、一种按连接顺序进行从模块选择的选择电路，其特征是单个从模块的选择电路为一个D触发器，各个从模块的D触发器相互之间串行连接，构成移位寄存器，主模块唯一一个有效选择信号CS_Input按串行连接的顺序传递到所选择的从模块中，主模块时钟信号CS_Clock并联接入各从模块的时钟信号端CLK，主模块清零信号CS_Clear并联接入各从模块的清零端CLR。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏振宇，未经夏振宇许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610037781.7/，转载请声明来源钻瓜专利网。
- 上一篇：近红外纸张定量水分测量方法
- 下一篇：码分多址系统中降低干扰的方法
