[发明专利]液晶显示驱动芯片中静态存储器的控制电路设计方法

摘要

本发明公开了一种液晶显示驱动芯片中静态存储器的控制电路设计方法，用于液晶显示驱动芯片中单口SRAM的访问时序冲突解决。以行扫描时钟CL1和MPU系统时钟SYS CLK为基本时钟，每个基本时钟产生两个操作区，并在每一个操作区都生成访存控制信号，因此任一个操作区内都能完成一次访存操作。行扫描操作与MPU读写操作不发生时序冲突时，各自在第一个操作区内完成所有操作；发生时序冲突时，先到操作命令继续使用自身的第一个操作区内的控制信号完成其操作，后到操作命令则使用先到操作命令的第二个操作区内的控制信号完成其操作。发生时序冲突时行扫描操作与MPU读写操作都能在MPU系统时钟的一个周期内完成。与现有技术相比电路简单，并且降低了芯片功耗。

主权项

1、一种液晶显示驱动芯片中静态存储器的控制电路设计方法，包括下述步骤：1)当MPU_PULSE1信号不落在CL1的上升沿与CL1_PULSE1的下降沿之间时，不发生时序冲突，否则判定为发生时序冲突；2)行扫描信号CL1的上升沿产生的第一个子控制信号CL1_PULSE1，作为行扫描的操作区，在此操作区内产生行扫描需要的所有控制信号，同时选择行扫描地址，完成所有行扫描操作；3)MPU读写时钟MPU_SYS_CLK的上升沿产生的第一个子控制信号MPU_PULSE1，作为MPU读写SRAM的操作区，在此操作区内产生MPU读写SRAM需要的所有控制信号，同时选择MPU读写SRAM的地址，完成MPU读写操作；4)当行扫描与MPU读写操作不发生时序冲突时，使用各自第一个操作区内的控制信号，第二个操作区的控制信号舍弃；当发生时序冲突时，如A命令正在进行时B命令到来，则A命令继续使用自身的第一个操作区的控制信号直到完成A命令的所有操作，而B命令则在A命令的第二个操作区内完成其所有操作，并且舍弃B命令的第一、二操作区。