[发明专利]抗ESD集成SOI LIGBT器件单元的工艺方法

摘要

本发明涉及集成抗ESD二极管的SOI LIGBT器件结构的SOI CMOS VLSI工艺实现方法。现有方法制作的SOILIGBT器件没有集成抗ESD结构与功能。本发明通过将常规SOI LIGBT器件的SOI CMOS VLSI工艺实现方法中的局部氧化隔离技术改为槽隔离技术实现硅岛隔离，阱掺杂调整为逆向掺杂分布的离子注入阱掺杂工艺，在n⁺源区掺杂的同时进行阳极短路点掺杂和抗ESD二极管阴极掺杂，并在进行p⁺源区掺杂和阳极区掺杂之前进行阳极区较低浓度p型掺杂的方法来实现。该方法采用现有SOI CMOS VLSI工艺技术，在几乎不增加工艺复杂度与工艺成本条件下使集成功率与射频SOI LIGBT器件的抗ESD性能得到显著改善。

主权项

1、抗ESD集成SOI LIGBT器件单元的工艺方法，其特征在于该方法包括以下步骤：(1)在某种导电类型硅圆片的一侧表面下一定深度处形成隐埋绝缘层，将该硅圆片完全隔离为两个半导体区，其中较厚的一侧作为衬底，较薄的一侧具有一定的导电类型和掺杂浓度分布，作为顶层硅膜用于制作器件和电路；(2)将抛光好的顶层硅膜经第一次氧化、第一次氮化、第一次刻蚀形成隔离区窗口，将隔离区中的硅膜采用STI/DTI去除，形成隔离绝缘层与隐埋绝缘层结合为一体的隔离氧化层，将顶层硅膜隔离为若干个硅岛；(3)在硅岛上相隔足够距离刻蚀出相互平行但垂直于隔离绝缘层的窗口，通过窗口掺入与顶层硅膜导电类型要求相同的杂质，获得一种浓度更高的与顶层硅膜导电类型相同的半导体区域，作为缓冲区，并去除顶层硅膜表面的绝缘层；(4)将顶层硅膜第二次氧化、第三次刻蚀形成相互平行且垂直于隔离绝缘层的窗口，其中一半位于缓冲区内，另一半位于缓冲区之间，在相邻的两个窗口之间形成场氧化绝缘层；再进行薄栅氧化形成栅氧化层，淀积多晶硅，第四次刻蚀形成多晶硅栅极、场板和互连线，第五次刻蚀形成阱掺杂窗口；然后进行逆向阱注入掺杂并高温退火推进形成与顶层硅膜导电类型相反的具有一定杂质浓度分布的阱区和位于缓冲区之内的阳极区；(5)进行第六次刻蚀形成阱区内的源极区掺杂窗口，同时形成阳极区之内的阳极短路点掺杂窗口和抗ESD二极管阴极掺杂窗口，在n+源区掺杂的同时进行阳极短路点掺杂和抗ESD二极管阴极掺杂，并进行快速退火形成n+源区、贯穿p型阳极区的n+阳极短路点和抗ESD二极管阴极区；(6)进行第七次刻蚀形成阱区欧姆接触掺杂窗口和阳极区欧姆接触掺杂窗口，并进行掺杂和快速退火形成这两种区域的欧姆接触重掺杂，导电类型与阱区的相同；(7)进行第八次刻蚀形成电极引线接触孔窗口，接着进行金属薄膜生长或淀积，并进行九次刻蚀形成金属电极引线、金属场板、金属互连线和压焊点，同时形成栅极和抗ESD二极管阴极之间的金属互连线；(8)淀积绝缘钝化层，刻蚀金属压焊点接触窗口，进行引脚压焊及封装。