[发明专利]存储器模块的缓冲器组件、存储器模块和存储器系统无效

专利信息
申请号: 200610055087.8 申请日: 2006-03-03
公开(公告)号: CN1828765A 公开(公告)日: 2006-09-06
发明(设计)人: G·布劳恩;S·德约尔耶维克;A·亚各布斯 申请(专利权)人: 英飞凌科技股份公司
主分类号: G11C7/10 分类号: G11C7/10
代理公司: 中国专利代理(香港)有限公司 代理人: 吴立明;魏军
地址: 德国*** 国省代码: 德国;DE
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及针对具有多个存储器组件(2)的存储器模块(1)的缓冲器组件(3),其包括:用于根据数据传输协议接收存取信息的第一数据接口(4),用于根据信令协议将地址信号和指令信号的时钟信号传送到多个存储器组件和将控制信号传送到多个存储器组件的一组存储器组件的第二数据接口(6),以及控制单元(5),该控制单元在时钟信号的第一时钟周期期间将地址信号和指令信号施加到多个存储器组件(2)上,并且在时钟信号的接着的第二时钟周期中出现地址信号和指令信号时,将用于激活该组多个存储器组件的控制信号施加到该组待激活的多个存储器组件(2)上,以致所出现的地址信号和指令信号被接受到该组多个存储器组件(2)中。
搜索关键词: 存储器 模块 缓冲器 组件 系统
【主权项】:
1.针对具有多个存储器组件(2)的存储器模块(1)的缓冲器组件(3),其包括:-第一数据接口(4),用于根据数据传输协议接收存取信息,其中地址信号、时钟信号、控制信号和指令信号取决于该存取信息,-第二数据接口(6),用于根据信令协议将时钟信号和地址信号及指令信号传送到多个存储器组件并且将控制信号传送到来自多个存储器组件(2)的一组存储器组件,其中,存储器组件(2)的激活和地址信号及指令信号的接受根据所述控制信号来实现,-控制单元(5),其将地址信号和指令信号在时钟信号的第一时钟周期期间施加到多个存储器组件(2)上,并且在时钟信号的接着的第二时钟周期中出现地址信号和指令信号时,将用于激活该组多个存储器组件的控制信号施加到该组待激活的多个存储器组件(2)上,以致所出现的地址信号和指令信号被接受到该组多个存储器组件(2)的存储器组件中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份公司,未经英飞凌科技股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610055087.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top