[发明专利]显示驱动电路及显示装置有效
申请号: | 200610056806.8 | 申请日: | 2003-08-27 |
公开(公告)号: | CN1835062A | 公开(公告)日: | 2006-09-20 |
发明(设计)人: | 森田晶;鸟海裕一 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | G09G3/36 | 分类号: | G09G3/36;G09G3/20;G02F1/133 |
代理公司: | 北京康信知识产权代理有限责任公司 | 代理人: | 章社杲;李丙林 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种显示驱动电路及显示装置,该显示驱动电路包括:以数据输入控制电路(50)为基准,配置在右侧区域,保持第一~第M的灰阶数据的第一~第MSR模块BLK1~BLKM;配置在左侧区域,保持第(M+1)~第(M+N)灰阶数据的第(M+1)~第(M+N)SR模块BLKM+1~BLKM+N。第一~第(M+N)SR模块BLK1~BLKM+N,基于在各SR模块中被移位的允许数据信号,保持被屏蔽控制的第一~第(M+N)灰阶数据。第一~第M灰阶数据的屏蔽,按第一~第M数据屏蔽电路(521~52M)的顺序设定成非解除状态。第(M+1)~第(M+N)灰阶数据的屏蔽,按第(M+1)~第(M+N)数据屏蔽电路(52M+1~52M+N)的顺序设定成解除状态。 | ||
搜索关键词: | 显示 驱动 电路 显示装置 | ||
【主权项】:
1.一种显示驱动电路,是基于灰阶数据,驱动显示装置信号电极的显示驱动电路,其特征在于包括:时钟输入控制电路,进行向第一~第M+N移位寄存器模块提供、且限定移位时间的时钟信号的输入控制,M、N为正整数;第一~第M+N时钟屏蔽电路,输出对向第一~第M+N移位寄存器模块提供的时钟信号进行了屏蔽控制的所述第一~第M+N时钟信号;第一~第M移位寄存器模块,以所述时钟输入控制电路为基准,被配置在第一方向区,保持第一~第M灰阶数据;第M+1~第M+N移位寄存器模块,以所述时钟输入控制电路为基准,配置在与所述第一方向相反的第二方向区,保持第M+1~第M+N灰阶数据;信号电极驱动电路,使用与所述第一~第M+N移位寄存器模块中保持的灰阶数据相对应的驱动电压,驱动信号电极;所述第一~第M移位寄存器模块基于所述第一~第M时钟信号,将第一移位寄存器模块中输入的所给定的允许数据信号移位,并向所述第二方向相邻的移位寄存器模块输出的同时,基于该允许数据信号,保持第一~第M灰阶数据;所述第M+1~第M+N移位寄存器模块基于所述第M+1~第M+N时钟信号,将输入给第M+1移位寄存器模块的来自所述第M移位寄存器的允许数据信号移位,并向所述第二方向相邻的移位寄存器模块输出的同时,基于该允许数据信号,保持第M+1~第M+N灰阶数据;所述第一~第M时钟屏蔽电路沿着所述第二方向,按第一~第M时钟屏蔽电路顺序连接,并按所述第一~第M时钟屏蔽电路顺序,将所述第一~第M时钟信号的屏蔽设定成非解除状态;所述第M+1~第M+N时钟屏蔽电路沿着所述第二方向,按第M+1~第M+N时钟屏蔽电路顺序连接,并按所述第M+1~第M+N时钟屏蔽电路顺序,将所述第M+1~第M+N时钟信号的屏蔽设定成解除状态。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610056806.8/,转载请声明来源钻瓜专利网。