[发明专利]层叠型半导体器件以及层叠型电子部件的制造方法有效
申请号: | 200610058497.8 | 申请日: | 2006-03-28 |
公开(公告)号: | CN1841688A | 公开(公告)日: | 2006-10-04 |
发明(设计)人: | 芳村淳;大久保忠宣 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/98;H01L25/00;H01L25/065 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 李峥;杨晓光 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种层叠型半导体器件的制造方法,其包括如下工序:把第1半导体元件粘接在基板上;在成为第2半导体元件的半导体晶片的背面上粘贴复合膜。该复合膜是把厚度大于等于50μm并小于等于140μm、常温弹性率大于等于30MPa并小于等于120MPa的范围的切片膜、和厚度大于等于30μm、且固化前的常温弹性率大于等于500MPa并小于等于1200MPa的范围的粘接剂膜形成一体的膜;通过把半导体晶片与粘接剂膜一同进行分割,来制作第2半导体元件;从切片膜上拾取第2半导体元件,并粘接在上述第1半导体元件上;在粘接第2半导体元件时,利用来自第1半导体元件的辐射热和来自第1焊接导线的传导热使粘接剂层溶融,由此把第1焊接导线收置在粘接剂层内。 | ||
搜索关键词: | 层叠 半导体器件 以及 电子 部件 制造 方法 | ||
【主权项】:
1.一种层叠型半导体器件的制造方法,其特征在于,包括:把第1半导体元件粘接在基板上的工序;在具备成为第2半导体元件的多个元件区域的半导体晶片的背面上粘贴复合膜的工序,该复合膜是把厚度大于等于50μm小于等于140μm、常温弹性率大于等于30MPa小于等于120MPa的范围的切片膜和厚度大于等于30μm、且固化前的常温弹性率大于等于500MPa小于等于1200MPa的范围的粘接剂膜一体化的膜;按照每个上述元件区域与上述粘接剂膜一起分割粘贴了上述复合膜的上述半导体晶片,来制作上述第2半导体元件的工序;从上述切片膜上拾取上述第2半导体元件的工序;和把上述拾取的上述第2半导体元件,以被粘贴在其背面的上述粘接剂膜作为粘接剂层,来粘接在上述第1半导体元件上的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610058497.8/,转载请声明来源钻瓜专利网。
- 上一篇:新型聚脲异氰酸酯
- 下一篇:热塑性弹性体组合物及其模塑件
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造