[发明专利]层叠型半导体器件以及层叠型电子部件的制造方法有效

专利信息
申请号: 200610058497.8 申请日: 2006-03-28
公开(公告)号: CN1841688A 公开(公告)日: 2006-10-04
发明(设计)人: 芳村淳;大久保忠宣 申请(专利权)人: 株式会社东芝
主分类号: H01L21/50 分类号: H01L21/50;H01L21/98;H01L25/00;H01L25/065
代理公司: 北京市中咨律师事务所 代理人: 李峥;杨晓光
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种层叠型半导体器件的制造方法,其包括如下工序:把第1半导体元件粘接在基板上;在成为第2半导体元件的半导体晶片的背面上粘贴复合膜。该复合膜是把厚度大于等于50μm并小于等于140μm、常温弹性率大于等于30MPa并小于等于120MPa的范围的切片膜、和厚度大于等于30μm、且固化前的常温弹性率大于等于500MPa并小于等于1200MPa的范围的粘接剂膜形成一体的膜;通过把半导体晶片与粘接剂膜一同进行分割,来制作第2半导体元件;从切片膜上拾取第2半导体元件,并粘接在上述第1半导体元件上;在粘接第2半导体元件时,利用来自第1半导体元件的辐射热和来自第1焊接导线的传导热使粘接剂层溶融,由此把第1焊接导线收置在粘接剂层内。
搜索关键词: 层叠 半导体器件 以及 电子 部件 制造 方法
【主权项】:
1.一种层叠型半导体器件的制造方法,其特征在于,包括:把第1半导体元件粘接在基板上的工序;在具备成为第2半导体元件的多个元件区域的半导体晶片的背面上粘贴复合膜的工序,该复合膜是把厚度大于等于50μm小于等于140μm、常温弹性率大于等于30MPa小于等于120MPa的范围的切片膜和厚度大于等于30μm、且固化前的常温弹性率大于等于500MPa小于等于1200MPa的范围的粘接剂膜一体化的膜;按照每个上述元件区域与上述粘接剂膜一起分割粘贴了上述复合膜的上述半导体晶片,来制作上述第2半导体元件的工序;从上述切片膜上拾取上述第2半导体元件的工序;和把上述拾取的上述第2半导体元件,以被粘贴在其背面的上述粘接剂膜作为粘接剂层,来粘接在上述第1半导体元件上的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610058497.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top