[发明专利]数字信号倍速传输方法无效

专利信息
申请号: 200610064535.0 申请日: 2006-12-27
公开(公告)号: CN101022447A 公开(公告)日: 2007-08-22
发明(设计)人: 何广举 申请(专利权)人: 康佳集团股份有限公司
主分类号: H04L29/02 分类号: H04L29/02
代理公司: 深圳市智科友专利商标事务所 代理人: 曲家彬
地址: 518053广东省深圳*** 国省代码: 广东;44
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种数字信号倍速传输方法,该方法通过在数据通信的收、发双方对时钟信号CLOCK1进行延迟形成CLOCK2,利用这两个时钟信号对时序进行控制,同时利用时钟信号的上升沿和下降沿接收或发送数字信号。本发明由于发送端在以CLOCK1为准,采用上升沿和下降沿来同步输出数据到总线。接收端利用CLOCK1上升沿和下降沿来锁定数据,利用CLOCK2的上升或下降沿来存储数据,因此在一个时钟周期内,可以进行两次数据接收和发送,从而实现了在不提高时钟频率有基础上将数据传输速率提高一倍。
搜索关键词: 数字信号 传输 方法
【主权项】:
1.一种数字信号倍速传输方法,其特征在于,该方法利用时钟信号的上升沿和下降沿接收或发送数字信号,该方法包括以下步骤:a.在发送端设有时钟周期相同的时钟CLOCK1、CLOCK2,并且使CLOCK2比CLOCK1延时T,同时设有数据总线(DATA),发送端的CLOCK1、CLOCK2和数据总线(DATA)与接收端连接;b.发送端在CLOCK1、CLOCK2为低电平时,完成数据的准备工作,当CLOCK1变为高电平时,产生一个上升沿同步数据,接收端在CLOCK1的上升沿的触发下锁定数据;c.延时T后CLOCK2变为高电平,发送端开始准备下一个数据,接收端在CLOCK2的上升沿触发下存储数据;d.当CLOCK1变为低电平时,发送端利用CLOCK1的下降沿同步数据,接收端在CLOCK1下降沿触发下锁定数据;e.延时T后CLOCK2变为低电平,发送端并开始下一轮循环数据准备,接收端在CLOCK2下降沿的触发下存储数据。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于康佳集团股份有限公司,未经康佳集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610064535.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top