[发明专利]结型半导体装置的制造方法无效
申请号: | 200610065382.1 | 申请日: | 2006-03-23 |
公开(公告)号: | CN1838390A | 公开(公告)日: | 2006-09-27 |
发明(设计)人: | 野中贤一;桥本英喜;横山诚一;岩永健介;齐藤吉三;岩黑弘明;清水正章;福田祐介;西川恒一;前山雄介 | 申请(专利权)人: | 本田技研工业株式会社;新电元工业株式会社 |
主分类号: | H01L21/337 | 分类号: | H01L21/337 |
代理公司: | 北京三友知识产权代理有限公司 | 代理人: | 黄纶伟 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 结型半导体装置的制造方法。该结型半导体装置的制造方法由以下工序构成:第一高电阻层形成工序;沟道掺杂层形成工序;第二高电阻层形成工序;形成作为源区的第一导电型的低电阻层(34)的工序;进行局部刻蚀直至低电阻层(34)和第二高电阻层(33)的中途深度的工序;在刻蚀工序中刻蚀后的部分的下部形成栅区(G)的工序;以及在栅区(G)和源区之间的区域的表面形成保护膜(38)的工序。在预先刻蚀到了源区下面和沟道掺杂层的上面之间的高度的面上,使用较低能量的离子注入来形成栅区。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1.一种结型半导体装置的制造方法,其特征在于,包括:在第一导电型的半导体衬底(30)的一个面上形成第一高电阻层(31)的工序;在所述第一高电阻层(31)上形成沟道掺杂层(32)的工序;在所述沟道掺杂层(32)上形成第二高电阻层(33)的工序;在所述第二高电阻层(33)上形成作为源区的第一导电型的低电阻层(34)的工序;进行局部刻蚀直到所述低电阻层(34)和所述第二高电阻层(33)的中途深度的工序;在所述刻蚀后的部分的下部形成栅区(G)的工序;在所述栅区(G)和所述源区之间的区域的表面形成保护膜(38)的工序;在所述低电阻层上接合源极(SG)、在所述栅区上接合栅极(GC)、以及在所述半导体衬底的另一面上接合漏极(DC)的工序;以及在源极(SC)和栅极(GC)的上方形成上层电极(OC)的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于本田技研工业株式会社;新电元工业株式会社,未经本田技研工业株式会社;新电元工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610065382.1/,转载请声明来源钻瓜专利网。
- 上一篇:一种电力负荷调节系统及方法
- 下一篇:一种集群调度业务紧急呼叫的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造