[发明专利]一半导体元件以及该半导体元件的制造方法与制造装置有效
申请号: | 200610067317.2 | 申请日: | 2006-03-13 |
公开(公告)号: | CN1897247A | 公开(公告)日: | 2007-01-17 |
发明(设计)人: | 陈宪伟;蔡豪益;陈学忠;郑心圃;林建宏;林志涛;许仕勋 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/528 |
代理公司: | 北京林达刘知识产权代理事务所 | 代理人: | 刘新宇 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一半导体元件以及该半导体元件的制造方法与制造装置,特别是有关于在金属层的稀疏布局区域插入虚置图案的方法以及装置。虚置图案被用来解决因半导体的有效图案密度不平均而导致的研磨后薄膜厚度不平坦问题。本发明另说明一演算法,该演算法根据金属层有效图案决定虚置图案的尺寸和位置,其中步骤包括:首先以小型虚置填充环绕金属内连线,然后以大型虚置填充填补剩下的空白区域。本发明所述一半导体元件以及该半导体元件的制造方法与制造装置,可在使用化学机械研磨抛光一层间氧化膜时,防止不平坦表面形成。 | ||
搜索关键词: | 一半 导体 元件 以及 半导体 制造 方法 装置 | ||
【主权项】:
1.一种半导体元件的制造方法,用以减少膜图案密度失配,其特征在于,所述半导体元件的制造方法包括:提供一基板,该基板上具有一布局图案密度分布,该布局图案密度分布是根据位于该基板表面的至少一个内连线来决定;定义一第一填充图案,该第一填充图案具有多个小型虚置填充并且定义一小型虚置填充阵列,根据上述内连线,该小型虚置填充阵列间隔地排列;判别一延伸区,该延伸区位于该基板表面上并且不包括上述小型虚置填充以及上述内连线;定义一第二填充图案,该第二填充图案具有至少一个大型虚置填充,上述大型虚置填充包含一部分上述延伸区;其中上述第二填充图案定义一大型虚置填充阵列,该大型虚置填充阵列与上述小型虚置填充阵列为互相独立。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610067317.2/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造