[发明专利]半导体集成电路器件及其制造方法

摘要

在具有全耗尽SOI器件结构的电源管理半导体器件中以及在模拟半导体器件中，提供一种面积减小的ESD保护电路，其ESD保护器件保护内部元件不受ESD影响，同时保证足够的ESD强度。形成在SOI半导体薄膜层上的NMOS保护晶体管，在形成于半导体薄膜层上的、具有全耗尽SOICMOS的内部元件的输出端特别是在NMOS的输出端，被用作ESD保护器件，而形成在半导体支撑衬底上的NMOS保护晶体管被用于内部元件的输入保护。

主权项

1.一种半导体集成电路器件，包括：包含第一NMOS晶体管和第一PMOS晶体管的CMOS器件，所述MOS晶体管形成在SOI(绝缘体上的硅)衬底的半导体薄膜层上，所述SOI衬底包含形成在半导体支撑衬底上的埋入绝缘膜和形成在所述埋入绝缘膜上的所述半导体薄膜层；设置在半导体薄膜层上用于输出保护的第二NMOS晶体管；以及设置在所述半导体支撑衬底上的开孔中用于输入保护的第三NMOS晶体管，所述开孔是通过部分去除所述SOI衬底的所述半导体薄膜层和所述埋入绝缘膜而制成的。