[发明专利]错误位置识别方法以及结合纯逻辑与物理布局信息的系统有效
| 申请号： | 200610067651.8 | 申请日： | 2006-03-22 |
| 公开（公告）号： | CN1897002A | 公开（公告）日： | 2007-01-17 |
| 发明（设计）人： | 郭峰铭 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G01R31/3177 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 王玉双;高龙鑫 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种错误位置识别方法以及结合纯逻辑与物理布局信息的系统，适用于集成电路制造公司不需通过布局对线路图验证工具就可识别位于集成电路中的物理错误位置。该方法包括以下步骤：通过至少一个测试向量测试集成电路以识别集成电路中的错误部分；通过测试向量产生错误部分的分级信息；通过分级信息与平面布置图报告之间的关系来识别集成电路的布局中的错误部分的物理位置；从布局数据库中取得关于错误部分的物理位置的布线路径的布局信息。本发明提供一种不需要通过任何验证信息就可识别并指出IC错误位置的方法以缩短IC制造的回复时间。 | ||
| 搜索关键词： | 错误 位置 识别 方法 以及 结合 逻辑 物理 布局 信息 系统 | ||
【主权项】：
1.一种错误位置识别方法，适用于集成电路制造公司不需通过布局对线路图验证工具就可识别位于集成电路中的物理错误位置，该方法包括以下步骤：通过至少一个测试向量测试所述集成电路以识别所述集成电路中的错误部分；通过所述测试向量产生所述错误部分的分级信息；通过所述分级信息与平面布置图报告之间的关系来识别所述集成电路的布局中的所述错误部分的物理位置；以及从布局数据库中取得关于所述错误部分的物理位置的布线路径的布局信息。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610067651.8/，转载请声明来源钻瓜专利网。
