[发明专利]一种PU－MU－CHL结构计算机核心设计

摘要

一种PU－MU－CHL结构计算机核心设计，是计算机核心部件设计领域的一项新的设计方法。按着PU－MU－CHL结构设计的计算机，可以解决长期以来难以解决的计算机总线冲突和内存冲突，真正实现任意的，多内存多任务的并行计算机核心结构。PU－MU－CHL结构采用外部总线内部化，让通道CHL像PU一样工作，在需要时自动交替与MU连接，提高了计算机完成任务的能力和效率。PU－MU－CHL结构计算机将主要的管理工作交给了硬件，不再使用“进程”来同时运行多个程序，超过处理器个数的多个程序执行，可以在指令周期间歇立即切换，再次执行暂停的程序，无需多余的动作。PU－MU－CHL结构计算机程序设计简单。

主权项

1.一种PU-MU-CHL结构计算机核心设计，总体上仍然采用总线结构来关联各种设备，抛弃了CPU-M方法中一个CPU使用一个程序计数器来控制计算机全体程序运行的做法，改用记录程序和程序运行环境的存储单位MU来决定各自程序的运行条件，用执行单位PU与MU结合来执行程序，这样就形成了一个处理机可以对应多个地位相同的存储器的计算机结构，反之，一个存储器也可以对应多个地位相同的处理机，其中也包括专门用于传输数据的通道处理机。利用PU-MU-CHL结构设计技术很容易组织并行计算机系统，而且并行的处理机和存储器的组合数量没有限制。传统的并行计算机由于共用一个内存，即使在处理机使用高速缓存(cache)，也仍然不能够作到各处理机的同时运行，并且处理机的数量增加，内部总线的数量和内存的数量都不会增加，这样的结构还受到内存与高速缓存数据传输速度的限制，在一定的处理机数量之上，整机的效率会急遽下降。PU-MU-CHL结构的计算机，完全不会出现CPU-M计算机的这种问题，因为随着处理机和存储器的增加，也就是PU、MU或CHL的增加，总线的数量也会随之增加，每个运行的程序都有自己的运行环境和自己使用的总线，虽然同处在一个计算机中同时运行，但彼此之间互不干扰。这种真正的并行运行，会带来高级别的工作效率是不言而喻的。一种PU-MU-CHL结构计算机核心设计，其特征是一个计算机中使用多条内部总线连接处理机(PU、CHL)和内存设备(MU)，连接在处理机和内存间的总线可以连通，利用连通总线能够传输信息，有专门的硬件控制设备，解决要求连通一方与哪一个对方连接的总线连通，连通的两部分形成总线结构的一个整体，借助系统时钟自动执行程序，形成多个程序同时运行；另外，如果是CHL与MU连通，那么执行的程序就是在进行输入输出，外设与内存的数据交换，不是通过外部总线进行，而是通过内部总线完成的。