[发明专利]半导体集成电路及其延迟检测方法无效
| 申请号： | 200610073302.7 | 申请日： | 2006-04-07 |
| 公开（公告）号： | CN1844946A | 公开（公告）日： | 2006-10-11 |
| 发明（设计）人： | 西川刚志 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28;H01L21/82 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体集成电路具有：设置在半导体芯片上、以预定的第1电压和第1频率动作的第1区域；设置在上述半导体芯片上、以分别比上述第1电压和上述第1频率低的第2电压和第2频率动作且能够切换为上述第1电压和上述第1频率进行动作的第2区域；设置在上述半导体芯片上、以上述第1电压和上述第2频率动作、收发在上述第1区域与第2区域之间传送的信号的第3区域，其中，上述第3区域还具备能够分别分析在上述第1区域与上述第3区域之间发生的第1延迟和在上述第2区域与上述第3区域之间发生的第2延迟的延迟分析端点。 | ||
| 搜索关键词： | 半导体 集成电路 及其 延迟 检测 方法 | ||
【主权项】：
1.一种半导体集成电路，其特征在于，具有：设置在半导体芯片上、以预定的第1电压和第1频率动作的第1区域；设置在上述半导体芯片上、以分别比上述第1电压和上述第1频率低的第2电压和第2频率动作且能够切换为上述第1电压和上述第1频率进行动作的第2区域；设置在上述半导体芯片上、以上述第1电压和上述第2频率动作、收发在上述第1区域与第2区域之间传送的信号的第3区域，其中，上述第3区域还具备能够分别分析在上述第1区域与上述第3区域之间发生的第1延迟和在上述第2区域与上述第3区域之间发生的第2延迟的延迟分析端点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610073302.7/，转载请声明来源钻瓜专利网。
