[发明专利]存储器阵列的接触方案及其制造方法无效
申请号: | 200610073399.1 | 申请日: | 2006-04-11 |
公开(公告)号: | CN1866499A | 公开(公告)日: | 2006-11-22 |
发明(设计)人: | J·韦勒 | 申请(专利权)人: | 英飞凌科技股份公司 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/8239;H01L21/768;H01L27/115;H01L27/105;H01L23/522 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 刘红;魏军 |
地址: | 德国*** | 国省代码: | 德国;DE |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 描述了一种制造存储装置的方法和一种存储装置。在一个实施例中,描述了一种制造存储装置的方法。该方法包括提供衬底,该衬底具有在主表面淀积的隧道层和在隧道层上沿第一方向分布的第一导线。在第一导线上淀积一层电介质材料。淀积控制栅层。图形化第一导线以制造栅叠层。在栅叠层之间淀积电介质材料。部分地去除栅叠层以暴露将被制作的选择晶体管线的区域中的浮栅电极,制成沿第二方向分布的选择晶体管线凹槽。用导电材料填充选择晶体管线凹槽以制成选择晶体管线。 | ||
搜索关键词: | 存储器 阵列 接触 方案 及其 制造 方法 | ||
【主权项】:
1.一种制造存储装置的方法,包括:提供衬底,该衬底具有在其主表面淀积的隧道层,并具有布置在所述隧道层上的沿第一方向分布的第一导线;在所述第一导线上淀积一层电介质材料;淀积控制栅层;将所述第一导线图形化以制造栅叠层;在所述栅叠层之间淀积电介质材料;部分去除所述栅叠层以暴露将被制作的选择晶体管线区域中的浮栅电极,制成沿第二方向分布的选择晶体管线凹槽;以及用导电材料填充所述选择晶体管线凹槽以制成所述选择晶体管线。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英飞凌科技股份公司,未经英飞凌科技股份公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610073399.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造