[发明专利]以交错定时操作的模数转换器的时钟生成有效
| 申请号： | 200610074074.5 | 申请日： | 2006-04-04 |
| 公开（公告）号： | CN1848688A | 公开（公告）日： | 2006-10-18 |
| 发明（设计）人： | 迪特尔·德拉克赛尔迈尔 | 申请（专利权）人： | 印芬龙科技股份有限公司 |
| 主分类号： | H03M1/06 | 分类号： | H03M1/06 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于生成用来驱动以交错定时操作的模数转换器的跟踪保持单元的接通信号的电路布置，包括：第一输入端，用于输入公共参考时钟信号；至少一个窗口器件，用于生成时钟信号，所述时钟信号在定时上彼此之间互相交错，并且根据参考时钟信号得到所述时钟信号各自的时间窗口，所述时钟信号在各自的时间窗口内具有第一逻辑电平；至少一个门器件，连接在窗口器件的下游，并且用于以如下方式生成将参考时钟信号与具有交错定时的各个时钟信号以及另一信息项逻辑组合的接通信号：接通信号的时间窗口至少长于参考时钟信号的时间窗口。本发明还涉及这样的模数转换器以及用于操作此电路布置的两种方法。 | ||
| 搜索关键词： | 交错 定时 操作 转换器 时钟 生成 | ||
【主权项】：
1.一种电路布置(20)，用于生成用来驱动以交错定时操作的模数转换器(10)的跟踪保持单元(14a～14d)的接通信号(S1a～S1d)，所述电路布置包括：第一输入端(21)，用于输入公共参考时钟信号(CLK)，至少一个窗口器件(22)，用于生成时钟信号(CLKa～CLKd)，所述时钟信号(CLKa～CLKd)在定时上彼此之间互相交错，并且根据参考时钟信号(CLK)得到所述时钟信号(CLKa～CLKd)各自的时间窗口，所述时钟信号(CLKa～CLKd)在各自的时间窗口内具有第一逻辑电平，至少一个门器件(23a～23d)，连接在窗口器件(22)的下游，并且用于以如下方式生成将参考时钟信号(CLK)与具有交错定时的各个时钟信号(CLKa～CLKd)以及另一信息项(S2a～S2d)逻辑组合的接通信号(S1a～S1d)：接通信号(S1a～S1d)的时间窗口至少长于参考时钟信号的时间窗口。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于印芬龙科技股份有限公司，未经印芬龙科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610074074.5/，转载请声明来源钻瓜专利网。
- 上一篇：光缆网络监测系统及方法
- 下一篇：面砖和地板
