[发明专利]分量编码器及其编码方法和双输入Turbo编码器及其编码方法

摘要

本发明公开了一种分量编码器及其编码方法，本发明分量编码器中寄存器的初始状态设置为零状态，分量编码器完成对每个编码块的编码后，在控制开关的控制下，利用分量编码器自身寄存器输出的反馈比特进行编码，以保证编码完成后，寄存器的终止状态与初始状态的一致。同时，本发明公开了一种采用上述分量编码器的双输入Turbo编码器及其编码方法。本发明方案避免了现有编码器的两次编码过程，大大降低了编码计算量和编码延迟，同时，也降低了接收端的译码计算量。

主权项

1.一种分量编码器，包括第一寄存器、第二寄存器和第三寄存器，第一加法器、第二加法器、第三加法器、第四加法器和第五加法器，其特征在于，还包括：用于控制分量编码器的输入信息比特的控制开关；控制开关控制分量编码器的输入为待编码的编码块的信息比特对时，第一加法器接收信息比特对中的第一信息比特、信息比特对中的第二信息比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；第二加法器接收第一寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和第二信息比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并，输出第二校验比特；控制开关控制分量编码器的输入为自身的反馈比特时，第一加法器接收反馈比特中的第三寄存器的输出比特、反馈比特中的第一寄存器的输出比特、第三寄存器的输出比特和第一寄存器的输出比特并求和，输出求和后的比特给第一寄存器；第二加法器接收第一寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第二寄存器；第三加法器接收第二寄存器的输出比特和反馈比特中的第一寄存器的输出比特并求和，输出求和后的比特给第三寄存器；第四加法器接收第一加法器的输出比特、第二寄存器的输出比特和第三寄存器的输出比特并求和，输出第一校验比特；第五加法器接收第一加法器的输出比特和第三寄存器的输出比特并求和，输出第二校验比特。