[发明专利]用于减小多晶硅高度的SOI底部预掺杂合并e－SiGe无效
| 申请号： | 200610075110.X | 申请日： | 2006-04-18 |
| 公开（公告）号： | CN1855391A | 公开（公告）日： | 2006-11-01 |
| 发明（设计）人： | 幸山裕亮 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L21/335 | 分类号： | H01L21/335;H01L29/772 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王永刚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了半导体器件结构和制作该结构的方法，该结构提供有完全掺杂的晶体管源/漏区，同时减少甚至避免硼穿透进入晶体管沟道，从而改善了晶体管的性能。此外，这种晶体管受益于对晶体管沟道施加压应力的SiGe层(401)，从而进一步改善了晶体管的性能。 | ||
| 搜索关键词： | 用于 减小 多晶 高度 soi 底部 掺杂 合并 sige | ||
【主权项】：
1.一种用于形成半导体器件的方法，特征在于包括：在硅本体上形成晶体管栅；在栅的相对侧面上形成硅本体的凹陷部分；对该凹陷部分执行第一掺杂；在执行第一掺杂的步骤之后，在凹陷部分上形成SiGe层；以及在形成SiGe层之后，对栅执行第二掺杂。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610075110.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
