[发明专利]非易失性存储单元与集成电路

摘要

一种非易失性存储单元，包括半导体基板、浮动栅、第一电容、第二电容、第三电容以及晶体管。浮动栅设置于半导体基板上方。第一电容包括第一极板、浮动栅以及设置于第一极板与浮动栅之间的介电层。第二电容包括第二极板、浮动栅以及设置于第二极板与浮动栅之间的介电层。第三电容包括第三极板、浮动栅以及设置于第三极板与浮动栅之间的介电层。第一电容的第一极板包括设置于半导体基板中的第一掺杂区以及第二掺杂区。晶体管，包括设置于半导体基板上方的栅电极，以及大体与栅电极的侧边对齐的第一与第二源/漏极区，其中第二源/漏极区电性连接至第一电容的第一掺杂区。本发明的非易失性存储单元，具有降低的漏电流并且占有较少的芯片面积。

主权项

1.一种非易失性存储单元，包括：半导体基板；浮动栅，设置于所述半导体基板上方；第一电容，包括第一极板、所述浮动栅以及设置于所述第一极板与浮动栅之间的介电层；第二电容，包括第二极板、所述浮动栅以及设置于所述第二极板与浮动栅之间的所述介电层；第三电容，包括第三极板、所述浮动栅以及设置于所述第三极板与浮动栅之间的所述介电层；所述第一电容的第一极板包括设置于所述半导体基板中的第一掺杂区以及第二掺杂区；以及晶体管，包括：栅电极，设置于所述半导体基板上方；以及第一与第二源/漏极区，大体与所述栅电极的侧边对齐，其中所述第二源/漏极区电性连接至所述第一电容的第一掺杂区。