[发明专利]地址译码器、存储装置、处理器装置、以及地址译码方法无效
| 申请号： | 200610076438.3 | 申请日： | 2006-04-20 |
| 公开（公告）号： | CN1992073A | 公开（公告）日： | 2007-07-04 |
| 发明（设计）人： | 村田诚冶;中台裕志 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C8/10 | 分类号： | G11C8/10 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 李辉 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 地址译码器、存储装置、处理器装置、以及地址译码方法。地址译码器包括：多个译码单元(13)，各由组合逻辑电路构成；取反电路(16)，对所述译码单元(13)的输出进行取反；“与”电路(14)，在已由所述取反电路(16)取反的所述译码单元(13)的输出信号与所述译码单元(13)的另一个输出信号之间执行逻辑“与”运算。这种布置使得可以简化电路结构、提高处理速度，并减少功耗。 | ||
| 搜索关键词： | 地址 译码器 存储 装置 处理器 以及 译码 方法 | ||
【主权项】：
1、一种连接到存储器单元(17)的地址译码器，用于根据输入的地址信号选择性地激活所述存储器单元(17)，所述地址译码器包括：多个译码单元(13)，各由组合逻辑电路构成；取反电路(16)，对所述译码单元(13)的输出进行取反；“与”电路(14)，对所述译码单元(13)的输出信号中的一个和经所述取反电路(16)取反的所述译码单元(13)的输出信号中的另一个，执行逻辑“与”运算。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610076438.3/，转载请声明来源钻瓜专利网。
