[发明专利]集成电路的内连线结构以及静态随机存取存储单元有效
| 申请号： | 200610076514.0 | 申请日： | 2006-04-28 |
| 公开（公告）号： | CN1893056A | 公开（公告）日： | 2007-01-10 |
| 发明（设计）人： | 廖忠志 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L23/522 | 分类号： | H01L23/522;H01L27/11 |
| 代理公司： | 北京林达刘知识产权代理事务所 | 代理人： | 刘新宇 |
| 地址： | 中国台湾新竹科*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种集成电路的内连线结构以及静态随机存取存储单元，特别涉及一种形成于半导体基底上的集成电路内连线结构。第一导体层形成于上述半导体基底上。第一介层接触区形成于上述第一导体层上。第二介层接触区形成于上述第一介层接触区上。第二导体层形成于上述第二介层接触区上。第一与第二介层接触区其中之一的横截面大体上大于另一横截面以改善其着陆空间，因而无需在第一与第二介层接触区之间使用着陆垫片。 | ||
| 搜索关键词： | 集成电路 连线 结构 以及 静态 随机存取 存储 单元 | ||
【主权项】：
1.一种集成电路的内连线结构，形成于一半导体基底上，其特征在于，所述集成电路的内连线结构包括：一第一导体层，形成于上述半导体基底上；一第一介层接触区，形成于上述第一导体层上；一第二介层接触区，形成于上述第一介层接触区上；以及一第二导体层，形成于上述第二介层接触区上，其中上述第一介层接触区与第二介层接触区之一的横截面大于另一横截面以改善其着陆空间，因而无需在上述第一介层接触区与第二介层接触区之间使用一着陆垫片。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610076514.0/，转载请声明来源钻瓜专利网。
