[发明专利]用于高电压输入的上拉晶体管的栅极控制电路有效
| 申请号： | 200610079821.4 | 申请日： | 2003-11-05 |
| 公开（公告）号： | CN1921313A | 公开（公告）日： | 2007-02-28 |
| 发明（设计）人： | 李炳云 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司 |
| 主分类号： | H03K19/00 | 分类号： | H03K19/00;H03K19/0944;H03K17/00;H03K17/687 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈亮 |
| 地址： | 2012*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示一种包含一用于上拉晶体管的栅极控制电路的电路，在此电路中，上拉晶体管的栅极端G被连接至栅极控制电路，上拉晶体管的源极端S被连接至电源电位，上拉晶体管的漏极端D被连接至焊垫节点，且上拉晶体管的基底B被连接至一N阱，此电路的特征在于，当高电压讯号被施加时，栅极控制电路被用来控制上拉晶体管的栅极偏压电压，因此，依据本发明的栅极控制电路能够解决已知上拉晶体管电路的小杂讯容限、漏泄电流及TDDB等问题，得以避免可靠度问题的发生。 | ||
| 搜索关键词： | 用于 电压 输入 晶体管 栅极 控制电路 | ||
【主权项】：
1、一种包含一用于上拉晶体管的栅极控制电路的电路，其中，上拉晶体管(MPU)的栅极端(G)被连接至栅极控制电路，上拉晶体管的源极端(S)被连接至电源电位(Vdd)，上拉晶体管的漏极端(D)被连接至焊垫(PAD)节点，且上拉晶体管的基底(B)被连接至一N阱，其特征在于，栅极控制电路包含：第一n通道MOSFET(MN4)及第二n通道MOSFET(MN5)，以形成一组二极管连接，其中，第二n通道MOSFET(MN5)的栅极端(G)被连接至其漏极端(D)，而第二n通道MOSFET(MN5)的漏极端(D)被连接至电源(Vdd)，第一n通道MOSFET(MN4)的栅极端(G)被连接至其漏极端(D)，而第一n通道MOSFET(MN4)的漏极端(D)和第二n通道MOSFET(MN5)的源极端(S)相连接，然后再被连接至上拉晶体管的栅极端(G)，第一n通道MOSFET(MN4)的源极端(S)被连接至接地电位(GND)，并且第一n通道MOSFET(MN4)及第一n通道MOSFET(MN5)的基底(B)也被连接至接地电位(GND)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司，未经中芯国际集成电路制造（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610079821.4/，转载请声明来源钻瓜专利网。
- 上一篇：暖气表
- 下一篇：一种西瓜种衣剂配方及其配制方法
