[发明专利]非易失性半导体存储器件

摘要

本发明提供一种非易失性半导体存储器件。在2个基准单元中的1个基准单元的电荷积累区域积累电荷，使其成为与电流最小的存储单元特性等效的状态。另外，在另一个基准单元的电荷积累区域积累电荷，使其成为与电流最大的存储单元特性等效的状态。利用电流平均化电路来平均从这些基准单元所输出的各电流，作为基准电流(R_REF1)输出。

主权项

1.一种非易失性半导体存储器件，其特征在于，包括：存储单元，包括在栅极绝缘膜中具有电荷积累层的晶体管，在上述电荷积累层内互不相同的第1电荷积累区域和第2电荷积累区域积累电荷，与所积累的电荷水平相对应地在各电荷积累区域存储信息；多个读出用基准单元，与上述存储单元具有相同结构，包括第1读出用基准单元和第2读出用基准单元；读出用基准单元设定装置，将上述第1读出用基准单元中的上述第1电荷积累区域设定为积累有第1电荷量的第1状态，将上述第2电荷积累区域设定为积累有第2电荷量的第2状态，并将上述第2读出用基准单元中的上述第1电荷积累区域设定为积累有比上述第1电荷量多的第3电荷量的第3状态，将上述第2读出用基准单元中的上述第2电荷积累区域设定为积累有比上述第2电荷量少的第4电荷量的第4状态；以及基准信息输出装置，将第1信息与第2信息的复合信息，作为从上述存储单元读出信息时的基准的读出用基准进行输出，其中，所述第1信息是上述第1读出用基准单元的上述第1电荷积累区域的积累信息，所述第2信息是上述第2读出用基准单元的上述第1电荷积累区域的积累信息。