[发明专利]半导体装置的制造方法及半导体装置无效
申请号: | 200610082715.1 | 申请日: | 2006-05-18 |
公开(公告)号: | CN1870232A | 公开(公告)日: | 2006-11-29 |
发明(设计)人: | 秋场高尚;柊田大司 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L29/78 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 汪惠民 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 由湿蚀刻工序产生的基底氧化膜(12)的后退给沟槽(14)中的上部边缘(141)的形状变化带来影响。从而,基底氧化膜(12)的厚度也很重要而谋求最佳化。另外,在使沟槽(14)内的表面氧化之时,通过在超过1000℃的温度下使其氧化,进一步,通过由该氧化工序在高温下实施退火工序,而使应力缓和。另外为了提高面内均一性且在可进行控制的程度下使预氧化膜(16)薄膜化。在完全去除预氧化膜(16)之时,露出沟槽(14)上部边缘(141)的圆弧形状的表面。由此,增大沟槽(14)上边缘部的硅的供给。从而提供一种即使在能动部端部上,也能够确保栅极氧化膜所要的厚度,并得到良好的耐压的半导体装置的制造方法及半导体装置。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1、一种半导体装置的制造方法,包括:包含硅半导体基板中的第1导电型的阱区域上而形成基底氧化膜的工序;在所述基底氧化膜上形成氮化膜的工序;选择性地蚀刻所述氮化膜及基底氧化膜而形成掩模图案的工序;根据所述掩模图案蚀刻所述半导体基板,而形成沟槽的工序;使所述基底氧化膜的边缘部后退的湿蚀刻工序;通过一千零数十℃的干氧化气氛使所述沟槽内的表面氧化的工序;以比所述氧化的工序高的温度进行的退火工序;在所述沟槽内埋入绝缘膜的工序;使所述绝缘膜平坦化的工序;去除所述掩模图案的工序;去除所述基底氧化膜的残膜的工序;在所述半导体基板上形成预氧化膜的工序;在所述第1导电型区域上形成跨过所述绝缘膜的深度的第2导电型的杂质区域的工序;以去除所述预氧化膜并且露出所述沟槽上部的圆弧形状的表面的方式进行蚀刻的工序;以使边缘部侧从所述第2导电型的杂质区域边缘部上一直配置到所述绝缘膜边缘部上的方式,在所述第1导电型区域上形成栅极绝缘膜的工序;和在所述栅极绝缘膜上形成栅电极的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610082715.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造