[发明专利]被屏蔽的电子电路单元及其制造方法

摘要

为了使电子电路单元的电屏蔽良好，使金属膜与接地用图案的连接可靠，提供一种被屏蔽的电子电路单元及其制造方法。为此，在本发明的电子电路单元中，金属膜(6)的结构如下：被设置在埋入设置有电子部件(4)的封固树脂部(5)的上表面部与相互相对的侧面部、以及多层基板(1)的相互相对的侧面的位置，连接于设置在多层基板的上表面、或多层基板的积层间的接地用图案(3)。根据该结构，与现有技术相比，利用金属膜进行的电屏蔽良好，且因为金属膜形成在封固树脂部的侧面部与多层基板的侧面，所以特别在通过电镀形成金属膜时，可不需要现有的盲状孔，电镀液的循环良好，从而能够得到金属膜与接地用图案的连接状态可靠的电子电路单元。

主权项

1.一种被屏蔽的电子电路单元，其特征在于，包括设置有配线图案的多层基板、被搭载于该多层基板的上表面的电子部件、以及在埋设有该电子部件的状态下设置于所述多层基板的上表面的由绝缘材料构成的封固树脂部，所述多层基板具有相互相对的两对侧面，并且所述配线图案具有设置在所述多层基板的上表面或者/以及积层间的接地用图案，所述封固树脂部具有上表面部与相互相对的两对侧面部，在所述封固树脂部的所述上表面部与相互相对的所述侧面部设置有金属膜，并且所述金属膜设置在所述多层基板的相互相对的所述侧面，且在所述侧面的位置连接于所述接地用图案。