[发明专利]一种前向纠错解码装置及控制方法无效
申请号: | 200610085155.5 | 申请日: | 2006-05-31 |
公开(公告)号: | CN1968036A | 公开(公告)日: | 2007-05-23 |
发明(设计)人: | 潘文;王万万;熊焰 | 申请(专利权)人: | 华为技术有限公司 |
主分类号: | H04B7/005 | 分类号: | H04B7/005;H04L1/00 |
代理公司: | 北京同达信恒知识产权代理有限公司 | 代理人: | 李娟 |
地址: | 518129广东省*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及信号传输技术,特别涉及一种前向纠错解码装置及控制方法,以解决现有前向纠错差错控制方式在实际中应用时,解码部分受带宽限制的问题。本发明提供的前向纠错解码装置包括前向纠错FEC解码电路和帧数据切分模块和帧数据重组模块,FEC解码电路并行设置为至少两路;其中,帧数据切分模块接收基于FEC编码方式传输的帧数据并根据固定字节长度顺序切分每一个帧数据,切分出的各数据分段分别送入各路FEC解码电路并行解码,然后由帧数据重组模块重组所述帧数据。本发明技术方案消除了FEC差错控制方式时的带宽限制问题,可以应用在GPON网络中,实时地对不间断发送的下行帧数据进行解码。 | ||
搜索关键词: | 一种 纠错 解码 装置 控制 方法 | ||
【主权项】:
1、一种前向纠错解码装置,其特征在于,包括帧数据切分模块、帧数据重组模块以及并行设置的至少两路FEC解码电路;其中,所述帧数据切分模块连接每一路FEC解码电路的输入端,用于接收基于FEC编码的帧数据,并根据固定字节长度顺序切分每一个帧数据,将切分出的各数据分段根据设定解码顺序分别送入各路FEC解码电路,其中,每一个数据分段中包括一段有效数据和相应的FEC校验码;所述FEC解码电路包括顺次连接的输入缓存模块、FEC解码模块和输出缓存模块,用于对各数据分段进行并行解码,并将解码后的各数据分段输出给帧数据重组模块;所述帧数据重组模块连接每一路解码电路的输出端,用于去除各数据分段中的校验码,并根据切分顺序重组有效数据后再输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华为技术有限公司,未经华为技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610085155.5/,转载请声明来源钻瓜专利网。
- 上一篇:电化学检测器
- 下一篇:叠层式有机电致发光器件