[发明专利]以纠错码存储器构成的具有冗余功能的半导体存储器设备无效

专利信息
申请号: 200610086436.2 申请日: 2006-06-21
公开(公告)号: CN101042938A 公开(公告)日: 2007-09-26
发明(设计)人: 江渡聪 申请(专利权)人: 富士通株式会社
主分类号: G11C29/00 分类号: G11C29/00;G11C29/24
代理公司: 北京东方亿思知识产权代理有限责任公司 代理人: 宋鹤
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种半导体存储器设备包括:被配置为并行输入/输出第一数据和第二数据的存储器,其中第一数据是预定数目的位的全部或一部分,第二数据由校正这预定数目的位的差错所必需的多个位组成;被配置为响应于提供到存储器的地址信号而提供冗余切换信息的单元;以及位于存储器和输入/输出节点之间的控制单元,其具有将输入/输出节点的给定位耦合到存储器的第一数据的相应位的第一路径和将输入/输出节点的给定位耦合到存储器的第二数据的预定位的第二路径,并且被配置为响应于冗余切换信息而选择并使能第一路径和第二路径之一。
搜索关键词: 纠错码 存储器 构成 具有 冗余 功能 半导体 设备
【主权项】:
1.一种半导体存储器设备,其特征在于包括:被配置为并行输入/输出第一数据和第二数据的存储器,所述第一数据是由为2的正整数次幂的预定数目的位组成的数据的全部或一部分,所述第二数据由校正由所述预定数目的位组成的数据的差错所必需的多个位组成;被配置为响应于提供到所述存储器的地址信号而提供冗余切换信息的冗余切换信息提供单元;以及位于所述存储器和数目等于所述第一数据的位数的输入/输出节点之间的冗余控制单元,该冗余控制单元具有将所述输入/输出节点的给定位耦合到所述存储器的第一数据的相应位的第一路径和将所述输入/输出节点的给定位耦合到所述存储器的第二数据的预定位的第二路径,并且被配置为响应于所述冗余切换信息而选择并使能所述第一路径和所述第二路径之一。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610086436.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top