[发明专利]半导体集成电路器件的制造方法

摘要

通过使用利用半导体集成电路器件制造技术形成的膜探测器，将提高共同地对多个芯片所执行的探测的效率。探针卡通过使用多个推动器来形成，每个推动器由POGO针绝缘体、POGO针、FPC连接器、膜探测器HMS、缓冲薄片、缓冲板、芯片冷凝器YRS等等形成，其中一个或者两个POGO针按压设置为类似岛状的多个金属膜。在基本上与电连接到形成在膜探测器中的探针的布线的延伸方向平行的方向上，在膜探测器的区域中，形成与待测试芯片匹配的一个或者多个切口。

主权项

1.一种半导体集成电路器件的制造方法，包括以下步骤：(a)制备半导体晶片，将所述半导体晶片划分成多个芯片区域，在每一个所述芯片区域中形成半导体集成电路，并且在所述半导体晶片的主表面上方形成待电连接到所述半导体集成电路的多个第一电极；(b)制备第一卡，所述第一卡具有布线板，其中在所述布线板上方形成第一布线；多个第一薄片，其中形成待与所述第一电极相接触的多个接触端子以及待电连接到所述接触端子的第二布线，所述第二布线电连接到所述第一布线，并且所述接触端子的尖端与所述半导体晶片的所述主表面相对；多个薄片保持装置，所述多个薄片保持装置将所述第一薄片中相匹配的第一薄片保持在底表面上并且由所述布线板保持；多个第三布线，用于电连接所述第二布线和所述第一布线；以及多个按压机构，用于从后表面按压所述第一薄片中的多个第一区域，其中在所述第一区域中形成一个或者多个所述接触端子；以及(c)通过使所述接触端子的所述尖端与所述第一电极相接触，电测试所述半导体集成电路，其中，所述第一薄片由包括以下步骤的工艺形成：(b1)制备具有结晶性的一个第一衬底；(b2)通过选择性地并且各向异性地蚀刻所述第一衬底，形成多个棱锥形或者截棱锥形的第一孔；(b3)在每一个所述第一孔上方选择性地形成多个第一金属膜，其中所述第一孔将埋入到所述第一金属膜中；(b4)在所述第一衬底和所述第一金属膜上方形成第一聚酰亚胺膜；(b5)通过选择性地蚀刻所述第一聚酰亚胺膜，形成到达所述第一金属膜的多个第一开口；(b6)在所述第一聚酰亚胺膜上方形成第二金属膜，其中所述第一开口将埋入到所述第二金属膜中，并且通过构图所述第二金属膜，形成待电连接到所述第一金属膜的多个所述第二布线；(b7)在所述第二布线和所述第一聚酰亚胺膜上方形成第二聚酰亚胺膜；(b8)将第二薄片粘合到所述第一衬底上，并且通过构图所述第二薄片，在所述第一金属膜上方的所述第二薄片中形成多个第二开口；(b9)在将所述第二薄片粘合到所述第一衬底上的状态下，在所述第二开口中形成将埋入到所述第二开口中的多个弹性体；(b10)去除所述第一衬底，从所述第一金属膜形成所述接触端子，并且形成包含所述接触端子、所述第一和第二聚酰亚胺膜、所述第二布线、所述第二薄片以及所述弹性体的一个薄膜片；以及(b11)沿着划分的区域切割所述薄膜片，以形成所述第一薄片，其中，所述第一薄片之一与所述芯片区域中的一个或者多个相匹配，以及其中，将在所述步骤(b11)形成的所述第一薄片结合到一个所述第一卡中。