[发明专利]半导体器件的制造方法有效
| 申请号： | 200610092394.3 | 申请日： | 2006-06-02 |
| 公开（公告）号： | CN1877813A | 公开（公告）日： | 2006-12-13 |
| 发明（设计）人： | 李培瑛 | 申请（专利权）人： | 南亚科技股份有限公司 |
| 主分类号： | H01L21/82 | 分类号： | H01L21/82;H01L21/8242;H01L21/768;H01L27/02;H01L27/108;H01L23/522 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种半导体器件的制造方法，其包括提供一其中具有嵌壁式栅极(recessed gates)与深沟槽电容元件的衬底，其暴露出嵌壁式栅极的突出部(protrusions)与深沟槽电容元件的上部(upper portions)，且在上部及突出部的侧壁形成间隙壁，并在间隙壁间的间隙形成一导电材料的埋入层(buriedportions)，另对衬底、间隙壁、及埋入层进行图案化以形成平行的浅沟槽结构进而定义有源区，接着，在浅沟槽结构内形成一介电材料层，而其中部分埋入层可作为埋入式位线接触(buried contacts)；以及形成一穿过嵌壁式栅极的字线，其中字线包括重叠覆盖于嵌壁式栅极上的部分，且重叠覆盖部分的宽度小于嵌壁式栅极的宽度。 | ||
| 搜索关键词： | 半导体器件 制造 方法 | ||
【主权项】：
1、一种半导体器件的制造方法，包括：提供衬底，其具有嵌壁式栅极与深沟槽电容元件，其中该嵌壁式栅极的突出部与深沟槽电容元件的上部露出于该衬底；在该上部及该突出部的侧壁形成间隙壁；在该间隙壁间的间隙形成由导电材料构成的多个埋入层；对该衬底、该间隙壁、及该些埋入层进行图案化工艺以形成平行的浅沟槽结构进而定义出有源区；在该浅沟槽结构内形成介电材料层，其中一些埋入层作为埋入式位线接触；以及形成跨过该嵌壁式栅极的字线，其中该字线包括重叠覆盖于该嵌壁式栅极上的部分，且该重叠覆盖部分的宽度小于该嵌壁式栅极的宽度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于南亚科技股份有限公司，未经南亚科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610092394.3/，转载请声明来源钻瓜专利网。
- 上一篇：玩具枪弹道调整机构
- 下一篇：机车提速信号控制电缆
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
