[发明专利]帧同步电路无效
申请号: | 200610095833.6 | 申请日: | 1998-02-12 |
公开(公告)号: | CN1953359A | 公开(公告)日: | 2007-04-25 |
发明(设计)人: | 三木俊雄;保谷早苗 | 申请(专利权)人: | NTT移动通信网株式会社 |
主分类号: | H04J3/06 | 分类号: | H04J3/06 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一个帧同步电路,它防止由于数据丢失/插入所导致的同步错误的出现同时基于传统的数据传输系统中典型的误码来抑制误同步/失去同步。给帧同步电路提供了帧同步码检测器(32),该帧同步码检测器(32)从已收到数据序列中检测帧同步码以便输出帧位置并且通过校验已检测到的帧同步码与正确的帧同步码以便输出已校验的结果,以及数据丢失和数据插入时间期间判决电路(54),该数据丢失和数据插入时间期间判决电路(54)根据已校验的结果推测数据丢失或者数据插入是否已经出现于已收到数据序列。 | ||
搜索关键词: | 同步 电路 | ||
【主权项】:
1.一种在采用帧组成的数据传输系统的接收侧使用的帧同步电路,其中在帧内分散地安置帧同步码,所述帧同步电路包括:帧同步码检测器,根据帧位置从收到的数据序列中检测帧同步码,比较所检测的帧同步码和正确的帧同步码,以及输出‘一致’或者‘不一致’,作为校验结果;数据丢失和数据插入时间期间判决电路,当累加结果超过预定的阈值时,判决已经发生数据丢失或者数据插入,其中所述累加结果是根据指定的准则针对每个校验结果所设置的数字估计值的累加和;以及同步判决电路,接收帧同步码检测器输出的帧位置,在所述电路未接收到判决结果时,输出所述帧位置,在所述电路接收到判决结果时,向检帧同步码检测器输出从收到的数据序列中检测帧同步码的指令。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于NTT移动通信网株式会社,未经NTT移动通信网株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610095833.6/,转载请声明来源钻瓜专利网。
- 上一篇:遥控安全装置
- 下一篇:基于视频的扩增实境增强型外科手术导航系统的精度评估