[发明专利]逐出高速缓存的行的电路布置、数据处理系统和方法无效
| 申请号： | 200610095979.0 | 申请日： | 2006-06-29 |
| 公开（公告）号： | CN1940892A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 布赖恩·T·范德普尔;杜安·阿林恩·埃夫里尔 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G06F12/08 | 分类号： | G06F12/08 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 美国纽*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于包含式高速缓存的高速缓存逐出算法，它可以至少部分地基于在较高级高速缓存中的高速缓存行的状态，来确定从包含式高速缓存中逐出多个高速缓存行当中的哪一行。具体地，高速缓存逐出算法从对于较低级高速缓存的包含式高速缓存目录中确定高速缓存行是否高速缓存在较低级高速缓存中但没有高速缓存在多个较高级高速缓存的任何一个中，对于较高级高速缓存，高速缓存目录信息附加地存储在高速缓存目录中。然后，基于对高速缓存行高速缓存在较低级高速缓存中但没有高速缓存在多个较高级高速缓存的任何一个中的确定，高速缓存逐出算法可以选择该高速缓存行，用于从该高速缓存中逐出。 | ||
| 搜索关键词： | 逐出 高速缓存 电路 布置 数据处理系统 方法 | ||
【主权项】：
1.一种电路布置，包括：多个处理器，每个处理器包括至少一个较高级高速缓存；以及包含式多路组关联的较低级高速缓存，耦合到所述多个处理器，所述较低级高速缓存包括高速缓存目录，所述高速缓存目录包括对于多个高速缓存行的高速缓存目录信息，其中所述多个高速缓存行当前高速缓存在所述较低级高速缓存和多个处理器中的任何一个中，所述较低级高速缓存被配置为：响应于对所请求的高速缓存行的高速缓存未命中，基于对一个高速缓存行高速缓存在所述较低级高速缓存中而没有高速缓存在所述多个处理器的任何一个中的确定，从所述较低级高速缓存中有选择地逐出该高速缓存行。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610095979.0/，转载请声明来源钻瓜专利网。
