[发明专利]高压功率集成电路隔离结构

摘要

本发明公开了一种适用于体硅工艺功率集成电路高压器件与低压器件之间隔离的高压功率集成电路隔离结构，包括：P型衬底，在P型衬底设有N型外延，在N型外延上设有2块场氧化层，在N型外延上设有重掺杂N型区且该重掺杂N型区位于2块场氧化层之间，在N型外延内设有2个P型隔离阱，该2个P型隔离阱分别位于2块场氧化层的下方，并且该2个P型隔离阱将N型外延分隔成3块，上述重掺杂N型区位于2个P型隔离阱之间，在2个P型隔离阱的上端分别设有重掺杂P型区，上述重掺杂N型区及重掺杂P型区与零电位相连接。本发明能够有效防止体硅高压功率集成电路中寄生可控硅结构触发。

主权项

1、一种高压功率集成电路隔离结构，包括：P型衬底(1)，在P型衬底(1)设有N型外延(2)，在N型外延(2)上设有2块场氧化层(3、4)，其特征在于在N型外延(2)上设有重掺杂N型区(5)且该重掺杂N型区(5)位于2块场氧化层(3、4)之间，在N型外延(2)内设有2个P型隔离阱(6、7)，该2个P型隔离阱(6、7)分别位于2块场氧化层(3、4)的下方，并且该2个P型隔离阱(6、7)将N型外延(2)分隔成3块，上述重掺杂N型区(5)位于2个P型隔离阱(6、7)之间，在2个P型隔离阱(6、7)的上端分别设有重掺杂P型区(8、9)，上述重掺杂N型区(5)及重掺杂P型区(8、9)与零电位相连接。