[发明专利]微处理器、处理器总线系统、及执行稀疏写入处理的方法有效
| 申请号： | 200610101150.7 | 申请日： | 2006-07-05 |
| 公开（公告）号： | CN1892631A | 公开（公告）日： | 2007-01-10 |
| 发明（设计）人： | 达赖厄斯·D·加斯金斯 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G06F13/36 | 分类号： | G06F13/36 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 蒲迈文;黄小临 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种微处理器，包括处理器逻辑电路及稀疏写入逻辑电路。处理器逻辑电路标示多个地址信号以及多个请求信号，以提供地址与请求给高速缓存线存储器写入处理。稀疏写入逻辑电路在多个请求信号上提供多个稀疏存储器写入处理中的一个；以及在多个地址信号上提供多个对应的致能位。每一稀疏存储器写入处理对应多个数据粒状程度之一。如果稀疏存储器写入处理是8个四字的四倍频高速缓存线写入，致能位可以是如下之一：字节、双倍字(doubleword)、四倍字(quadword)、双四倍字(doubquadword)等等的致能位。一种执行稀疏写处理的方法包括为存储器写入处理提供地址和请求；标示存储器写入处理是一个被选中的稀疏写处理；为被选中的稀疏写处理标示致能信号；以及为稀疏写处理提供数据。 | ||
| 搜索关键词： | 微处理器 处理器 总线 系统 执行 稀疏 写入 处理 方法 | ||
【主权项】：
1.一种微处理器，包括：处理器逻辑电路，用以标示多个地址信号以及多个请求信号，以提供一地址与一请求给一高速缓存线存储器写入处理；以及稀疏写入逻辑电路，耦接该处理器逻辑电路，用以导致该微处理器逻辑电路于所述请求信号上提供多个稀疏存储器写入处理之一，以及在所述地址信号上提供多个对应的致能位；其中，每一该稀疏存储器写入处理对应多个数据粒状程度之一。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610101150.7/，转载请声明来源钻瓜专利网。
