[发明专利]半导体装置的制造方法以及半导体装置无效

专利信息
申请号: 200610101942.4 申请日: 2006-07-11
公开(公告)号: CN1897234A 公开(公告)日: 2007-01-17
发明(设计)人: 原寿树 申请(专利权)人: 精工爱普生株式会社
主分类号: H01L21/336 分类号: H01L21/336;H01L21/762;H01L21/84;H01L29/786;H01L27/12
代理公司: 中科专利商标代理有限责任公司 代理人: 汪惠民
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供无需特殊的制造装置,而抑制制造时的结晶缺陷的产生的具有DSOI晶体管的半导体装置的制造方法以及半导体装置。首先,在Si基板(1)上形成SiGe层(3),并对SiGe层(3)中的源极形成区域和漏极形成区域所夹持的部分进行蚀刻并去除,形成沟。接着,按照埋入该沟且覆盖SiGe层(3)上的方式,在Si基板(1)上形成Si层(10)。并且,通过依次对位于晶体管形成区域的外侧的Si层(10)和位于该外侧的SiGe层(3)进行蚀刻并去除,沿晶体管形成区域的周围露出SiGe层(3)的侧面。其后,通过从该露出的侧面对SiGe层(3)进行蚀刻并去除,而在晶体管形成区域Si层(10)下面形成空洞部(15),在该空洞部(15)内形成SiO2膜(17)。
搜索关键词: 半导体 装置 制造 方法 以及
【主权项】:
1、一种半导体装置的制造方法,包括:在晶体管形成区域的半导体基板上形成第一半导体层的工序;通过对所述第一半导体层中的源极形成区域与漏极形成区域所夹持的部分进行蚀刻并去除,从而在该第一半导体层上形成使所述半导体基板的表面露出的槽部的工序;按照填埋所述槽部内并覆盖所述第一半导体层上的方式,在所述晶体管形成区域的所述半导体基板上形成第二半导体层的工序,其中所述第二半导体层的蚀刻的选择比小于所述第一半导体层;通过从所述晶体管形成区域的外侧蚀刻并去除所述第二半导体层下的所述第一半导体层,在所述第二半导体层下形成空洞部的工序;和在所述空洞部内形成填埋氧化膜的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610101942.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top