[发明专利]倒序/循环地址产生器电路结构

摘要

本发明公开了一种倒序/循环地址产生器的电路结构，由五端输入选择器、三端输入选择器、LT产生逻辑模块、加法器、逆向加法器、位与操作模块、位或操作模块、比较逻辑模块和修改逻辑模块组成；该倒序/循环地址产生器能够有效的支持倒序和循环寻址方式，对高效地支持FFT、卷积以及相关等数字信号处理算法的数据寻址，提高算法的执行效率。循环缓冲区的首尾地址(START、END地址)采用动态方式产生，减小了地址产生器的AT²。结构的地址产生器速度较快，显著提高了其数字信号处理性能。比采用传统的地址产生器FFT运算、卷积运算平均执行速度提高了19％、80％。源于数字信号处理算法本身的通用性，也适合于其它可编程数字信号处理器内嵌地址产生器的研发中。

主权项

1.一种倒序/循环地址产生器的电路结构，其特征在于，该电路结构由一个五端输入选择器、一个三端输入选择器、一个LT产生逻辑模块、一个加法器、一个逆向加法器、一个位与操作模块、一个位或操作模块、一个比较逻辑模块和一个修改逻辑模块组成；其中：五端输入选择器，用于根据寻址类型确定5个输入选通数据；该五端输入选择器的输出端分别连接到加法器和逆向加法器的一个输入端；三端输入选择器，用于选通输出地址产生器的计算的地址结果；它的3个数据输入分别来自加法器、逆向加法器和自修改逻辑模块的输入结果；加法器，用于除倒序寻址方式以外的其它方式的寻址计算，它的两个输入一个来自五输入选择器的输出端，另一个来自源地址寄存器的值；该加法器的输出端分别与三端输入选择器的一个输入端、比较逻辑模块和修改逻辑模块的一个输入端相连；逆向加法器，用于倒序寻址方式，它的两个输入端一是来自五端输入选择器的输出端，另一个来自源地址寄存器的值，该逆向加法器的输出端连接到三端输入选择器的一个输入端；LT产生逻辑模块，用于循环缓冲区的首尾地址产生；该LT产生逻辑的输出端与位与操作模块的一个输入端连接；位与操作模块，用于形成循环寻址中循环缓冲区的首地址，该位与操作模块的两个输入端一个来LT产生逻辑模块的输出；另一个来自源地址寄存器的值；位与操作模块的输出端与位或操作模块的一个输入端和比较逻辑模块的一个输入端相连；位或操作模块，用于形成循环寻址中循环缓冲区的尾地址，该位或操作模块的两个输入端一个来自位与操作模块的输出，另一个来自循环缓冲区的长度值，位或操作模块的输出端与比较逻辑模块的一个输入端连接；比较逻辑模块，用于判断循环寻址的地址值是否越界，该比较逻辑模块的输入有4个，一个是来自加法器的循环寻址的地址值；第二个是地址增长方向值；第三个是来自位与操作模块输出的首地址值，第四个是来自位或操作模块的输出的尾地址值；比较逻辑模块的输出与修改逻辑模块的一个输入端连接；修改逻辑模块，用于将越界的循环寻址，重新修改回循环缓冲区的地址空间；该修改逻辑的模块输入有4个，一个是加法器的输入；第二个是循环缓冲区长度；第三个是比较逻辑模块的输出；第四个是地址变化方向的符号；修改逻辑模块的输出端与三端输入选择器的一个输入端相连。