[发明专利]延迟锁定回路电路无效
| 申请号： | 200610107595.6 | 申请日： | 2006-07-26 |
| 公开（公告）号： | CN1941165A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 崔勋 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄小临;王志森 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种具有正常模式及省电模式的同步存储器器件，其包括省电模式控制器，用于响应于时钟使能信号而产生省电模式控制信号，进而确定省电模式的起始或终止。时钟缓冲单元响应于该省电模式控制信号而缓冲外部时钟信号，且输出第一内部时钟信号及第二内部时钟信号。时钟选择单元基于该省电模式控制信号而选择该第一内部时钟信号及该第二内部时钟信号中的一个，以将选定信号作为中间输出时钟信号予以输出。相位更新单元通过使用该中间输出时钟信号而执行相位更新操作，以输出延迟锁定回路(DLL)时钟信号，该第一内部时钟信号的频率不同于该第二内部时钟信号的频率。 | ||
| 搜索关键词： | 延迟 锁定 回路 电路 | ||
【主权项】：
1.一种具有正常模式及省电模式的同步存储器器件，其包含：省电模式控制器，其用于响应于时钟使能信号而产生省电模式控制信号，进而确定省电模式的起始或终止；时钟缓冲单元，其用于响应于该省电模式控制信号来缓冲外部时钟信号，且输出第一内部时钟信号及第二内部时钟信号；时钟选择单元，其用于基于该省电模式控制信号来选择该第一内部时钟信号及该第二内部时钟信号中的一个，以将该选定信号作为中间输出时钟信号予以输出；及相位更新单元，其用于通过使用该中间输出时钟信号来执行相位更新操作，以输出延迟锁定回路(DLL)时钟信号，其中该第一内部时钟信号的频率不同于该第二内部时钟信号的频率。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610107595.6/，转载请声明来源钻瓜专利网。
