[发明专利]图形形成方法和应用该方法的半导体器件的制造方法无效
申请号: | 200610108392.9 | 申请日: | 2004-05-09 |
公开(公告)号: | CN1900820A | 公开(公告)日: | 2007-01-24 |
发明(设计)人: | 庄浩太郎;柴田刚;加藤宽和;大西廉伸;河村大辅 | 申请(专利权)人: | 株式会社东芝 |
主分类号: | G03F7/00 | 分类号: | G03F7/00;H01L21/027 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 陈海红;段承恩 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在半导体基体之上的被加工层13之上,采用使光致抗蚀剂膜图形化的办法形成第1图形化层14a。在形成了光致抗蚀剂图形后,借助于附加处理使第1图形化层14a变小。其次,在用耐刻蚀性比较大的材料在第1图形化层14a之间形成了埋入膜15后,在进行了平坦化处理后,除去第1图形化层14a。借助于此,使第2图形化层15a剩下来。使用该第2图形化层,刻蚀基底的被加工层13。然后,以基底的被加工层13为掩模,刻蚀例如铝膜12。 | ||
搜索关键词: | 图形 形成 方法 应用 半导体器件 制造 | ||
【主权项】:
1.一种图形形成方法,包括:在第1膜之上形成第1光致抗蚀剂膜;在使上述第1光致抗蚀剂膜图形化的区域的已形成了第1光致抗蚀剂膜的图形的区域,在已形成了上述第1光致抗蚀剂膜的图形的区域中,上述光致抗蚀剂膜的被覆率成为90%或90%以上的最大的正方形区域的一边的长度y(微米),和上述光致抗蚀剂膜的被覆率成为10%或10%以下的最大正方形区域的一边的长度x(微米)之间的关系,满足下式y<84.29+44.63×103×e-x/17.80 在上述第1膜之上用旋转涂敷法形成掩模层,上述掩模层把上述第1光致抗蚀剂膜被覆起来;通过使上述掩模层的表面后退,使上述第1光致抗蚀剂膜的上表面露出来;在上述露出后,除去上述第1光致抗蚀剂膜;以上述掩模层为掩模使上述第1膜图形化。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610108392.9/,转载请声明来源钻瓜专利网。
- 上一篇:估计形式验证问题的难度级
- 下一篇:核能发电厂的泵设备及其维修设备