[发明专利]半导体存储器件

摘要

本发明公开了一种半导体存储器件，包括第一反相器(1L)和第二反相器(1R)，控制第一反相器(1L)的输出端和位线(11)的连接的第一选择晶体管(N1)，以及控制第二反相器(1R)的输出端和位线(12)的连接的第二选择晶体管(N2)，其中第一反相器(1L)具有第一负载晶体管(P1)和第一驱动晶体管(N3)并且第二反相器(1R)具有第二负载晶体管(P2)和第二驱动晶体管(N4)，起到存储单元(1)的作用，并且在第一驱动晶体管(N3)的导通状态下可被输出的驱动电流量与在第一选择晶体管(N1)的导通状态下可被输出的驱动电流量之比大于第一预定值。

主权项

1.一种半导体存储器件，其包括存储单元，所述存储单元包括：第一反相器和第二反相器，所述第一反相器和第二反相器中每一个反相器所具有的输出端都互相连接到另一个反相器的输入端；第一选择晶体管，控制所述第一反相器的所述输出端和位线的连接；以及第二选择晶体管，控制所述第二反相器的所述输出端和另一位线的连接；其中所述第一反相器包括连接到电源的第一负载晶体管和经由所述第一负载晶体管连接到所述电源并在其导通/截止状态中转换的第一驱动晶体管，其中在所述第一负载晶体管和所述第一驱动晶体管之间的共用端形成所述第一反相器的输出端，并且连接所述第一负载晶体管的栅极和所述第一驱动晶体管的栅极的连接端形成所述第一反相器的输入端，其中所述第二反相器包括连接到所述电源的第二负载晶体管和经由所述第二负载晶体管连接到所述电源并在其导通/截止状态中转换的第二驱动晶体管，其中在所述第二负载晶体管和所述第二驱动晶体管之间的共用端形成所述第二反相器的输出端，并且连接所述第二负载晶体管的栅极和所述第二驱动晶体管的栅极的连接端形成所述第二反相器的输入端，其中当所述第一反相器被接通时，所述第二反相器被关断，并且，当所述第二反相器被接通时，所述第一反相器被关断，由此起到所述存储单元的作用，其中当将数据写入所述存储单元时，所述第一选择晶体管和所述第二选择晶体管被接通从而将所述数据既输入到所述第二反相器又输入到所述第一反相器，并且，当从所述存储单元读数据时，所述第一选择晶体管被接通，在所述第二选择晶体管被关断期间从所述第一反相器读所述数据，并且其中在所述第一驱动晶体管的导通状态下可被输出的驱动电流量与在所述第一选择晶体管的导通状态下可被输出的驱动电流量之比大于第一预定值。