[发明专利]条件放电且脉冲驱动的CMOS电平转换半动态触发器

摘要

本发明属于CMOS电平转换用的触发器技术领域，其特征在于其特征在于，该触发器含有条件开关，条件放电电路，保持电路，数据锁存电路，时钟脉冲电路和状态信号输出电路，其中条件开关根据输出反馈信号和输入数据信号控制内部节点电荷的放电，消除冗余翻转；数据锁存电路通过状态反馈来控制充放电的条件，同时锁存数据；时钟脉冲电路控制触发器只在时钟的上升沿的瞬间打开，消除在时钟高电平期间数据发生变化带来的错误翻转；由于采用了输出反馈和消除冗余翻转机制，因此本发明具有低功耗，低泄露电流的特点。

主权项

1，条件放电且脉冲驱动的CMOS电平转换半动态触发器，其特征在于，该触发器含有条件开关，条件放电电路，保持电路，数据锁存电路，时钟脉冲电路和状态信号输出电路，其中：条件放电电路，由PMOS管p1，NMOS管n3，NMOS管n2，NMOS管n1依次串联而成，该p1罐的源极接高摆幅的电源电压VDDH，n1管的源极接地，n2的栅极接clk，n1的栅极接clkN，条件开关，由NMOS管n5，n4组成，该n5管的源极和n4管的源极相连，接到n3管的栅极，该n5管的漏极接输入信号D，n5管的栅极接输出反馈信号HQN，该n4管的漏极接输入地信号0，该n4管的栅极接输出反馈信号HQ，保持电路，由反相器inv1和PMOS管p2组成，该反相器的输入接内部节点X，而输出接p2管的栅极，p2管的源极接VDDH，p2管的漏极接X，数据锁存电路，由PMOS管p3，NMOS管n8，n7，n6依次串联而成，其中，p3关的栅极接内部节点X，p3管的漏极接输出信号HQ，p3管的源极接VDDH，n8的栅极接D信号的反相信号DN，n7的栅极接时钟信号clk，n6的栅极接clkN，时钟脉冲电路，由反相器inv2，inv3，inv4依次串联而成，其中inv2的输入为clk，inv4的输出为clkN，状态信号输出电路，由反相器inv5和inv6反方向并联而成，反相器inv5的输出和反相器inv6的输入相连形成信号HQN，反相器inv5的输入和反相器inv6的输出相连形成信号HQ，上述所有PMOS管的衬底接电源电压VDDH，所有NMOS管的衬底接地，反相器inv1，inv5，inv6的电源电压为VDDH，反相器inv2，inv3，inv4的电源电压为VDDL。