[发明专利]具有自修正功能的CMOS对称输出SR锁存器

摘要

本发明属于对称输出寄存器技术领域，其特征在于，在状态发生转变的充电或者放电支路状态发生翻转时均只有一个晶体管在起控制状态转换作用，因此也加快了翻转速度和提高了对称性。由于引入了冗余电路，因而两种电路在保持状态时，能够对宇宙射线等造成的软错误进行自动恢复，具有自我修复能力。

主权项

1，具有自修正功能的CMOS对称输出由NOR电路变化而得的SR锁存器，其特征在于，包含：第一锁存器包含状态Q和状态QN的锁存电路，其中状态Q锁存电路含有：互相串联的PMOS管p2和p3，该p2管的栅极接QBN信号，该p3管的栅极接输入信号R，PMOS管p1的源极和p2管的源极相连后接电源，该p1管的漏极和p3管的漏极相连后形成信号Q的输出端，p1的栅极接输入信号S的反相信号，互相串联的NMOS管n2和n3，该n2管的栅极接QN信号，该n3管的栅极接输入信号S的反相信号，NMOS管n1的漏极和n3管的漏极相连后形成信号Q的输出端，该n1管的源极和n2的源极相连后接地，n1管的栅极接输入信号R，其中状态QN锁存电路含有：互相串联的PMOS管p5和p6，该p5管的栅极接Q信号，该p6管的栅极接输入信号S，PMOS管p4的源极和p5管的源极相连后接电源，该p4管的漏极和p6管的漏极相连后形成信号QN的输出端，p4的栅极接输入信号R的反相信号，互相串联的NMOS管n6和n5，该n5管的栅极接QB信号，该n6管的栅极接输入信号R的反相信号，NMOS管n4的漏极和n6管的漏极相连后形成信号QN的输出端，该n4管的源极和n5的源极相连后接地，n4管的栅极接输入信号S，第二锁存器包含状态QB和状态QBN的锁存电路，其中状态QB锁存电路含有：互相串联的PMOS管p8和p9，该p8管的栅极接QN信号，该p9管的栅极接输入信号R，PMOS管p7的源极和p8管的源极相连后接电源，该p7管的漏极和p9管的漏极相连后形成信号QB的输出端，p7的栅极接输入信号S的反相信号，互相串联的NMOS管n9和n8，该n8管的栅极接QBN信号，该n9管的栅极接输入信号S的反相信号，NMOS管n7的漏极和n9管的漏极相连后形成信号QB的输出端，该n7管的源极和n8的源极相连后接地，n7管的栅极接输入信号R，其中状态QBN锁存电路含有：互相串联的PMOS管p11和p12，该p11管的栅极接QB信号，该p12管的栅极接输入信号S，PMOS管p10的源极和p11管的源极相连后接电源，该p10管的漏极和p12管的漏极相连后形成信号QBN的输出端，p10的栅极接输入信号R的反相信号，互相串联的NMOS管n12和n11，该n11管的栅极接Q信号，该n12管的栅极接输入信号R的反相信号，NMOS管n10的漏极和n12管的漏极相连后形成信号QBN的输出端，该n10管的源极和n11的源极相连后接地，n10管的栅极接输入信号S。