[发明专利]一种8位微控制器

摘要

一种8位微控制器，其结构包括：数据存储器、程序储存器、数据总线、地址总线、指令译码器、多路选择器、寄存器堆、算术逻辑单元。本发明采用高速4相时钟，一条单周期指令只需要4个时钟周期，机器周期的缩短大大提高了指令执行的效率；采用精简指令集结构，在改变指令长度的同时又保证原有的功能；对片内外数据随机存储器编址时采用统一寻址的方式，在读取外部数据随机存储器时速度有较大提高。

主权项

1.一种8位微控制器，其结构包括：算术逻辑单元，用于根据译码结果对操作数进行相应的算术逻辑运算；指令译码器，用于通过翻译程序储存器中存储的代码，以决定执行加、减、乘、除、移位、跳转等操作，并给出操作数的地址或者直接给出立即数；多路选择器，用于根据指令译码的结果选择算术逻辑操作所需要的操作数；累加器，用于数据的传输或运算的特殊功能寄存器；程序计数器，为程序存储器的地址；程序存储器，用于数据的存储；片外数据存储器，用于片外数据的存储；片内数据存储器，用于片内数据的存储；时钟发生器，时钟发生器根据微控制器主时钟产生4相时钟；其特征是：算术逻辑单元通过数据总线分别与累加器、片外数据存储器和片内数据存储器相连；多路选择器通过数据总线和算术逻辑单元相连；指令译码器通过Ram地址总线与片内数据存储器和片外数据存储器相连，对算术逻辑单元进行逻辑运算控制，对程序计数器进行指针计数器控制；程序计数器指针通过Rom地址总线与程序存储器相连；片外数据存储器和片内数据存储器通过数据总线与多路选择器相连；时钟发生器在第一时钟周期(ST_0)作用于程序存储器，在第二时钟周期(ST_1)作用于片外数据存储器和片内数据存储器，在第三时钟周期(ST_2)作用于算术逻辑单元，在第四时钟周期(ST_3)作用于累加器、片内数据存储器和片外数据存储器。