[发明专利]半导体存储装置的管道锁存装置有效

专利信息
申请号: 200610121570.1 申请日: 2006-08-22
公开(公告)号: CN1941191A 公开(公告)日: 2007-04-04
发明(设计)人: 金京男;赵浩烨 申请(专利权)人: 海力士半导体有限公司
主分类号: G11C11/4093 分类号: G11C11/4093;G11C11/4063
代理公司: 北京市柳沈律师事务所 代理人: 郭定辉;黄小临
地址: 韩国*** 国省代码: 韩国;KR
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供管道锁存装置,其包括:输出控制器,其基于一DLL时钟信号及驱动信号输出第一及第二输出控制信号群;输入控制器,其用于产生一输入控制信号群;及管道锁存单元,其用于当激活一对应输入控制信号时将数据锁存在数据线上,且当激活一对应输出控制信号时输出经锁存的数据,其中该输出控制器包括:多个移位器,每一移位器用于使输入数据信号延迟半个时钟及一个时钟,以与该DLL时钟信号及该驱动信号同步地输出第一及第二输出信号;及多个输出控制信号驱动器,其基于所述第一及第二输出信号输出所述第一及第二输出控制信号群。
搜索关键词: 半导体 存储 装置 管道
【主权项】:
1.一种管道锁存装置,其包含:输出控制器,其基于延迟锁定回路(DLL)时钟信号及驱动信号输出第一及第二输出控制信号群;输入控制器,其产生基于行相关时钟信号顺序地激活的输入控制信号群;及管道锁存单元,其包括多个单元管道锁存器,每一单元管道锁存器用于当激活该输入控制信号群中的对应输入控制信号时将数据锁存在数据线上,且当激活所述第一及第二输出控制信号群中的对应输出控制信号时输出经锁存的数据,其中该输出控制器包括:多个移位器,每一移位器将输入数据信号分别延迟半个时钟及一个时钟,以分别与该DLL时钟信号及该驱动信号同步地输出第一及第二输出信号;及多个输出控制信号驱动器,其基于所述多个移位器的所述第一及第二输出信号输出所述第一及第二输出控制信号群。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610121570.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top