[发明专利]插值运算装置及方法无效
| 申请号： | 200610122639.2 | 申请日： | 2006-10-01 |
| 公开（公告）号： | CN101022546A | 公开（公告）日： | 2007-08-22 |
| 发明（设计）人： | 孙文福;祝杰;何积军 | 申请（专利权）人： | 炬力集成电路设计有限公司 |
| 主分类号： | H04N7/24 | 分类号： | H04N7/24 |
| 代理公司： | 珠海智专专利商标代理有限公司 | 代理人： | 张中;段淑华 |
| 地址： | 519085广东省珠海市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及插值运算装置和方法，所述插值运算装置包括总线接口、控制器、数据存储单元、多路选择器、数据运算模块、中间数据缓冲器以及数据选择模块，上述总线接口、数据存储单元、多路选择器、数据运算模块、中间数据缓冲器以及数据选择模块均与控制器相连接并接收其产生的控制信号。本发明所涉及的插值运算装置和方法通过资源共用，可以实现MPEG2，MPEG4，H.264，VC－1及AVS等多种视频编解码标准的插值运算，具有优化处理结构和控制策略的优点。 | ||
| 搜索关键词： | 运算 装置 方法 | ||
【主权项】：
1、插值运算装置，包括：总线接口(110)，其完成外部总线与内部数据的通讯；控制器(150)，其产生多路控制信号；数据存储单元(120)，其一个输入端连接上述总线接口(110)；多路选择器(130)，其一个输入端连接数据存储单元(120)的输出端；数据运算模块(140)，此数据运算模块(140)包括依次串连的数据延迟器(141)、乘法器阵列(142)和加法、移位及饱和处理器(143)，数据延迟器(141)的输入端连接多路选择器(130)的输出端，加法、移位及饱和处理器(143)的输入端连接数据存储单元(120)的输出端；其特征在于：中间数据缓冲器(160)，其输出端连接多路选择器(130)的另一个输入端；以及数据选择模块(170)，此数据选择模块(170)包括：多路选择单元(178)，其包括多个输入端和输出端，上述数据延迟器(141)、加法、移位及饱和处理器(143)、数据存储单元120的输出端、以及中间数据缓冲器(160)的输出端分别连接至数据选择模块(170)的多个输入端，多路选择单元(178)的输出端分别连接至中间数据缓冲器(160)的输入端以及数据存储单元(120)的另一个输入端；平均值与重建操作单元(179)，其与上述多路选择单元(178)连接；上述总线接口(110)、数据存储单元(120)、多路选择器(130)、数据运算模块(140)、中间数据缓冲器(160)以及数据选择模块(170)均与控制器(150)相连接并接收其产生的控制信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于炬力集成电路设计有限公司，未经炬力集成电路设计有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610122639.2/，转载请声明来源钻瓜专利网。
