[发明专利]电流控制CMOS宽带可变延迟信元电路

摘要

本发明涉及具有可变延迟和高带宽的电流控制CMOS(C3MOS)全差分集成延迟信元。该新颖应用包括宽带差分晶管对和交连差分晶体管对。宽带差分晶体管带有合适的输入和输出阻抗，为宽带应用扩展带宽。这两级(1)缓冲级(或数据放大级)和(2)交连差分对极，都是超高速运转级。这种设计不会导致在设备中对前一级或后一级造成任何负载增加。此外，在所需的电流总量上也没有增加。

主权项

1、一种电流控制CMOS宽带可变延迟信元电路，其特征在于，包括：第一差分晶体管，包括第一源极、第一栅极、第一漏极；第二差分晶体管，包括第二源极、第二栅极、第二漏极；第一电流源，连接到第一差分晶体管的第一源极、以及第二差分晶体管的第二源极；第一输入阻抗，连接在电流控制CMOS宽带可变延迟信元电路的第一差分输入端和第一差分晶体管的第一栅极之间；第二输入阻抗，连接在电流控制CMOS宽带可变延迟信元电路的第二差分输入端和第二差分晶体管的第二栅极之间；第一输出阻抗，包括串行连接的第一输出电阻和第一并联峰化电感，第一输出阻抗连接在第一差分晶体管的第一漏极和电源电压之间；第二输出阻抗，包括串行连接的第二输出电阻和第二并联峰化电感，第二输出阻抗连接在第二差分晶体管的第二漏极和电源电压之间；第三差分晶体管，包括第三源极、第三栅极、和第三漏极；第四差分晶体管，包括第四源极、第四栅极、和第四漏极；第二电流源，连接到第三差分晶体管的第三源极、以及第四差分晶体管的第四源极；其中第一差分晶体管的第一漏极、第三差分晶体管的第三漏极、以及第四差分晶体管的第四栅极可通信地连接；其中第二差分晶体管的第二漏极、第三差分晶体管的第三漏极、以及第四差分晶体管的第四栅极可通信地连接。