[发明专利]半导体装置的制造方法无效
申请号: | 200610131711.8 | 申请日: | 2006-09-29 |
公开(公告)号: | CN1945809A | 公开(公告)日: | 2007-04-11 |
发明(设计)人: | 饭田伊豆雄 | 申请(专利权)人: | 三洋电机株式会社 |
主分类号: | H01L21/8247 | 分类号: | H01L21/8247;H01L21/283;H01L21/316;H01L21/32 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种半导体装置的制造方法,不使存储晶体管的动作特性变动,而容易地在同一半导体衬底上形成存储晶体管和高耐压MOS晶体管。将形成存储晶体管的隧道绝缘膜的工序和形成MOS晶体管的栅极绝缘膜的工序分开。具体地说,在整个面上形成成为隧道绝缘膜的一部分的绝缘膜(9)及氮化硅膜(10)后,使用光致抗蚀剂层(11)将MOS晶体管形成区域的氮化硅膜(10)选择性除去。然后,以残留的氮化硅膜(10)为耐氧化掩模,将MOS晶体管形成区域选择性氧化,形成具有任意膜厚的MOS晶体管的栅极绝缘膜(12)。 | ||
搜索关键词: | 半导体 装置 制造 方法 | ||
【主权项】:
1、一种半导体装置的制造方法,该半导体装置在同一半导体衬底上具备非易失性存储晶体管和至少一个MOS晶体管,其中,非易失性存储晶体管具备浮置栅极、覆盖所述浮置栅极而形成的隧道绝缘膜和经由所述隧道绝缘膜在浮置栅极上形成的控制栅极,其特征在于,形成所述MOS晶体管的栅极绝缘膜的工序包括:在所述半导体衬底上形成其局部成为隧道绝缘膜的绝缘膜的工序;在所述绝缘膜上形成耐氧化膜的工序;在将所述MOS晶体管的形成区域上形成的所述耐氧化膜除去的工序;以所述未除去的耐氧化膜为掩模,通过选择性氧化所述MOS晶体管的形成区域,形成所述MOS晶体管的栅极绝缘膜的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社,未经三洋电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610131711.8/,转载请声明来源钻瓜专利网。
- 上一篇:记录重放系统、记录重放方法以及记录重放程序
- 下一篇:用于存放货物的仓储装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造