[发明专利]含异步仲裁器单元的延迟线校准电路

摘要

本发明涉及延迟线校准电路。校准电路(10)包括具有用于确定两个信号中哪一个先到达的装置的仲裁器电路(14)；各包括用于接收时钟信号的输入端的第一和第二同步单元(12、13)，并且它们中的一个具有用于在一个时钟周期之后输出时钟信号的装置；以及包括连接到仲裁器电路(14)的输出端的输入端的校准电路(15)，用于从其接收信号，该信号用于指示从延迟线(11)输入到仲裁器电路(14)的信号是超前还是滞后于从第二单元(13)输入到仲裁器电路(14)的信号，校准电路(15)还被连接到延迟线(11)，用于根据从仲裁器电路(14)接收到的信号校准延迟线。本发明提供了延迟线的改进校准。

主权项

1.一种用于对包含延迟单元的延迟线(11)进行校准的延迟线校准电路(10)，其特征在于：所述延迟线校准电路(10)包含延迟单元使得所述延迟线(11)的延迟等于输入时钟信号的一个时钟周期，所述延迟线校准电路(10)包括：-仲裁器电路(14)，包括用于接收两个信号的至少两个输入端，用于判定所述信号中的哪一个先到达的装置，以及输出端，其中所述两个输入端中的第一个连接到所述延迟线(11)，-第一和第二同步单元(12、13)，各包括用于接收时钟信号的输入端，其中所述第一单元(12)包括连接到所述延迟线(11)的输出端，所述第二单元(13)包括连接到所述仲裁器电路(14)的所述两个输入端中的第二个的输出端以及用于在一个时钟周期之后将施加到所述延迟线(11)的信号输出的装置，以及-校准电路(15)，包括连接到用于接收来自所述仲裁器电路(14)的信号的所述仲裁器电路(14)的输出端的输入端，所述信号指示从所述延迟线(11)输入到所述仲裁器电路(14)的信号是超前还是滞后于从所述第二单元(13)输入到所述仲裁器电路(14)的信号，所述校准电路(15)还连接到所述延迟线(11)，用于根据从所述仲裁器电路(14)接收的信号对所述延迟线进行校准。