[发明专利]制造半导体器件的方法

摘要

本发明的目标是提供通过以下形成防止接触插塞和位线之间短路的高可靠性接触插塞的方法：应用关于氮化硅膜具有100以上蚀刻速率比的材料作为形成自动对准接触插塞的层间膜。在形成位线之后，所述位线的顶面和侧面被氮化硅膜覆盖，形成由无定形碳膜组成的牺牲层间膜，以便覆盖位线的整个表面，并且通过按顺序蚀刻牺牲层间膜和下层的层间绝缘膜形成接触孔，由此形成电容接触插塞。然后，通过去除牺牲层间膜形成电容接触插塞的柱，在柱上形成第三层间绝缘膜，并且从其表面去除部分的第三层间绝缘膜，由此暴露电容接触插塞的表面。

主权项

1.一种形成接触插塞的方法，包括至少以下步骤：(1)在第一绝缘膜中形成第一接触插塞；(2)在所述第一绝缘膜和所述第一接触插塞上形成第二绝缘膜；(3)在所述第二绝缘膜上形成无定形碳膜；(4)在所述无定形碳膜中形成第一接触孔；(5)使用在其中形成所述第一接触孔的所述无定形碳膜作为蚀刻掩模，干蚀刻所述第二绝缘膜，以在所述第一接触孔之下形成第二接触孔，并且暴露所述第一接触插塞的表面；以及(6)通过在暴露所述第一接触插塞表面的所述第一接触孔和所述第二接触孔中掩埋半导体，形成第二接触插塞。